AboutDialog About Qucs Version Copyright (C) Copyright (С) GUI programmer, Verilog-A dynamic loader project maintainer, simulator interface and GUI design component models, documentation Xyce integration Testing, examples Qt6 support, general improvements Digital simulation, general improvements CI setup, build system, MacOS support testing, general bugfixes testing, modelling and documentation, tutorial contributor testing, modelling, Octave. bondwire and rectangular waveguide model implementation GUI programmer, release filter synthesis (qucs-activefilter), SPICE integration (NGSPICE, Xyce) testing, general fixes refactoring, modularity RF design tools Schematic rendering engine, refactoring Documentation Refactoring, general improvements founder of the project, GUI programmer Programmer of simulator webpages and translator tester and applyer of Stefan's patches, author of documentation coplanar line and filter synthesis code, documentation contributor some filter synthesis code and attenuator synthesis GUI programmer, Qt4 porter programmer of the Verilog-AMS interface equation solver contributions, exponential sources, author of documentation temperature model for rectangular waveguide GUI programmer German by Polish by Romanian by French by Portuguese by Spanish by Japanese by Italian by Hebrew by Swedish by Turkish by Hungarian by Russian by Czech by Catalan by Ukrainian by Arabic by Kazakh by Chinese by Home Page Documentation start page Bugtracker page Forum Qucs-S project team: Based on Qucs project developed by: Authors Translations Support License &OK Previous Developers GUI translations : AbstractSpiceKernel Simulate Моделювати Failed to create dataset file Check write permission of the directory ArrowDialog Edit Arrow Properties Зміна властивостей стрілки Head Length: Довжина вістря стрілки: Head Width: Товщина лінії: Line color: Колір лінії: Line Width: Товщина лінії: Line style: Стиль лінії: solid line суцільна лінія dash line штрихова лінія dot line пунктирна лінія dash dot line штрихпунктирна лінія dash dot dot line штрихпунктирна лінія з двома крапками Arrow head: Вістря стрілки: two lines дві лінії filled заповнене OK Гаразд Cancel Скасувати AuxFilesDialog Select Виділити Cancel Скасувати ChangeDialog Change Component Properties Змінити властивості компоненту Components: Компоненти: all components всі компоненти resistors опори capacitors конденсатори inductors індуктивності transistors транзистори Component Names: Найменування компонентів: Property Name: Найменування властивості: New Value: Нове значення: Replace Замінити Cancel Скасувати Error Помилка Regular expression for component name is invalid. Found Components Знайдені компоненти Change properties of Змінити властивості these components ? цих компонентів ? Yes Так ComponentDialog Edit Component Properties Зміна властивостей компоненту Equation Editor Put result in dataset Sweep Розгортка display in schematic показувати на схемі Simulation: Моделювання: Sweep Parameter: Параметр розгортки: Type: Тип: linear лінійний logarithmic логарифмічний list список constant константа Values: Значення: Start: Запустити: Stop: Спинити: Step: Крок: Number: Кількість: Properties Властивості Name: Ім'я: Name Ім'я Simulation Моделювання Sweep Parameter Type Тип Values Start Stop Step Number Populate parameters from SPICE file... Value Значення Show display показати Description Опис Edit Редагувати Browse Перегляд Add Додати Remove Видалити OK Гаразд Apply Застосувати Cancel Скасувати yes так no ні Select a file Вибрати файл All Files Усі файли Touchstone files Файли Touchstone CSV files Файли CSV SPICE files Файли SPICE VHDL files Файли VHDL Verilog files Файли Verilog Points per decade: Кількість точок на декаду: CustomSimDialog Edit SPICE code Component: display in schematic Variables to plot (semicolon separated) Extra outputs (semicolon separated; raw-SPICE or XYCE-STD or scalars print format) Apply Застосувати Cancel Скасувати OK Гаразд Find all variables Find all outputs SPICE code editor DiagramDialog Edit Diagram Properties Редагувати властивості діаграми left Axis ліва вісь right Axis права вісь y-Axis Вісь Y smith Axis вісь діаграми Сміта polar Axis вісь полярної діаграми z-Axis Вісь Z Graph Input Дані графіка Plot Vs. Number Notation: Уявлення чисел: real/imaginary дійсна/уявна частина magnitude/angle (degree) величина/кут (в градусах) magnitude/angle (radian) величина/кут (в радіанах) Precision: Точність: Color: Колір: Style: Стиль: solid line суцільна лінія dash line штрихова лінія dot line пунктирна лінія long dash line лінія з довгих штрихів stars зірочки circles кружечки arrows стрілочки Thickness: Товщина: y-Axis: Вісь Y: Dataset Набір даних Data from simulator: Name Ім'я Type Тип Size Розмір Graph Крива New Graph Нова крива Delete Graph Видалити криву Data Дані x-Axis Label: Мітка осі X: Label: Мітка: <b>Label text</b>: Use LaTeX style for special characters, e.g. \tau <b>Текст мітки</b>: Спеціальні символи використовують як в LaTeX, наприклад \tau show Grid показувати сітку Grid Color: Колір сітки: Grid Style: Стиль сітки: dash dot line штрих-пунктирная лінія dash dot dot line штрихпунктирна лінія з двома крапками Number notation: scientific notation engineering notation logarithmic X Axis Grid logarithmical X Axis Grid логарифмічна розмітка осі X logarithmical логарифмічні Grid Сітка logarithmic логарифмічний hide invisible lines приховати невидимі лінії Rotation around x-Axis: Обертання навколо осі X: Rotation around y-Axis: Обертання навколо осі Y: Rotation around z-Axis: Обертання навколо осі Z: 2D-projection: 2D-проекція: Properties Властивості x-Axis Вісь X manual вручну start початок step крок stop кінець number кількість Limits Границі OK Гаразд Apply Застосувати Cancel Скасувати DigiSettingsDialog Document Settings Налаштування документа Digital Simulation Settings Simulation Моделювання Duration of Simulation: Тривалість моделювання: Precompile Module Library Name: Ім'я бібліотеки: Libraries: Ok Гаразд Cancel Скасувати Error Помилка DisplayDialog Analogue Аналогове VHDL VHDL Verilog Verilog SPICE Qucs Close Закрити ExportDialog Export graphics Save to file (Graphics format by extension) Height in pixels Scale factor: Image format: Export Cancel Скасувати Width in pixels Browse Перегляд Colour Monochrome Grayscale Original width to height ratio Original size Export selected only Export schematic to raster or vector image Export Schematic to Image Export diagram to raster or vector image ExternSimDialog Simulate Моделювати Stop Save netlist Exit Simulation console Simulate with external simulator There were simulation errors. Please check log. There were simulation warnings. Please check log. Simulation finished. Now place diagram on schematic to plot the result. Simulation successful. Now place diagram on schematic to plot the result. started... Simulation started on: Failed to start simulator! Simulator crashed! Simulator error! error... FillDialog Line Width: Ширина лінії: Line Color: Колір лінії: Line Style: Стиль лінії: solid line суцільна лінія dash line штрихова лінія dot line пунктирна лінія dash dot line штрихпунктирна лінія dash dot dot line штрихпунктирна лінія із двома крапками Line Style Стиль лінії enable filling з заповненням Fill Color: Колір заповнення: Fill Style: Стиль заповнення: no filling відсутне заповнення solid суцільний dense 1 (densest) щільність 1 (найнайбільша) dense 2 Щільність 2 dense 3 Щільність 3 dense 4 Щільність 4 dense 5 Щільність 5 dense 6 Щільність 6 dense 7 (least dense) щільність 7 (найменша) horizontal line горизонтальна лінія vertical line вертикальна лінія crossed lines схрещені лінії hatched backwards заштриховані вправо hatched forwards заштриховані вліво diagonal crossed діагонально схрещені Filling Style Стиль заповнення OK Гаразд Cancel Скасувати FilterDialog E&xit В&ихід About Qt... Про програму Qt... &File &Файл &Help &Довідка dB дБ Angle Кут Ohm Ом About... Про... Filter synthesis program Програма синтезу фільтрів Copyright (C) 2009 by Copyright (С) 2005, 2006 {2009 ?} About Qt Про програму Qt GraphicTextDialog Edit Text Properties Редагувати властивості тексту Use LaTeX style for special characters, e.g. \tau Використовуйте стиль LaTeX для спеціальних символів, наприклад \tau Use _{..} and ^{..} for sub- and super-positions. &OK &Cancel &Скасувати Text color: Колір тексту: Text size: Rotation angle: Error Помилка The text must not be empty! Текст не може бути порожнім! HelpDialog QucsFilter is a filter synthesis program. To create a filter, simply enter all parameters and press the big button at the bottom of the main window. Immediately, the schematic of the filter is calculated and put into the clipboard. Now go to Qucs, open an empty schematic and press CTRL-V (paste from clipboard). The filter schematic can now be inserted and simulated. Have lots of fun! Close Закрити QucsFilter is a filter synthesis program. To create a filter, simply enter all parameters and press the big button at the bottom of the main window. Immediatly, the schematic of the filter is calculated and put into the clipboard. Now go to Qucs, open an empty schematic and press CTRL-V (paste from clipboard). The filter schematic can now be inserted and simulated. Have lots of fun! QucsFilter - це програма синтезу фільтрів. Для сформування фільтра просто введіть всі параметри і натисніть велику кнопку внизу головного вікна. Відразу після цього фільтр розраховується і поміщається у буфер обміну. Тепер перейдіть в Qucs, відкрийте порожній схемний документ і натисніть CTRL-V (вставити з буфера обміну). Тепер схема фільтра, вставлена і може використовуватись для моделювання. Удачі! Help Довідка QucsTranscalc is an analysis and synthesis tool for calculating the electrical and physical properties of different kinds of RF and microwave transmission lines. QucsTranscalc - це інструмент для аналізу та синтезу електричних і фізичних властивостей різних типів ліній передач. For each type of transmission line, using dialog boxes, you can enter values for the various parameters, and either calculate its electrical properties, or use the given electrical requirements to synthesize physical parameters of the required transmission line. До кожного типу лінії передач можна з допомогою діалогових меню запровадити значення різних параметрів та чи обчислити її електричні властивості, або скористатися даними електричних параметрів для синтезу фізичних параметрів обраної лінії передачі. Dismiss Завершити QucsActiveFilter is a active filter synthesis program. Butterworth, Chebyshev, Inverse Chebyshev, Cauer, Bessel and User defined transfer function are supported.To create a filter, simply enter all parameters and press the big button at the bottom of the main window. Immediately, the schematic of the filter is calculated and put into the clipboard. Now go to Qucs, open an empty schematic and press CTRL-V (paste from clipboard). The filter schematic can now be inserted and simulated. Have lots of fun! ID_Dialog Edit Subcircuit Properties Редагувати властивості підсхеми Prefix: Префікс: Parameters Параметри display показати Name Ім'я Default За замовчуванням Description Опис Type Тип yes так no ні display in schematic показати на схемі Name: Ім'я: Default Value: Значення за замовчуванням: Description: Опис: Type: Тип: Add Додати Remove Видалити OK Гаразд Apply Застосувати Cancel Скасувати Error Помилка Parameter must not be named "File"! Параметр неможе мати ім'я "File"! Parameter "%1" already in list! Параметр "%1" вже є у списку! ImportDialog Convert Data File... File specification Input File: Browse Перегляд Output File: Вихідний файл: Output Data: Qucs dataset Touchstone CSV Input Format: SPICE netlist схема SPICE VCD dataset Citi ZVR MDL Output Format: Qucs library Qucs netlist Matlab Library Name: Ім'я бібліотеки: Messages Повідомлення Convert Abort Про програму Close Закрити All known Усі відомі Touchstone files файли Touchstone CSV files Файли CSV CITI files файли CITI ZVR ASCII files файли ZVR ASCII IC-CAP model files файли моделей IC-CAP VCD files файли VCD Qucs dataset files SPICE files Файли SPICE Any file Error Помилка Cannot open file: Enter a Data File Name Введіть ім'я файлу даних Qucsator netlist Info Інформація Output file already exists! Вихідний файл вже є! Overwrite it? Замінити його? &Yes &Так &No &Ні ERROR: Unknown file format! Please check file name extension! ПОМИЛКА: Невідомий формат файлу! Перевірте розширення імені файла! Running command line: ERROR: Cannot start converter! ПОМИЛКА: Неможливо запустити конвертор! Successfully converted file! Converter ended with errors! Кнвертатор завершив роботу з помилками! LabelDialog Insert Nodename Вставити назву вузла Enter the label: Введіть мітку: Initial node voltage: Початкова напруга вузла: Less... Менше... Ok Гаразд Cancel Скасувати More... Більше... SPICE checker Node name "%1" is Nutmeg reserved keyword! Please select another node name! Node name will not be changed. LibraryDialog Create Library Створити бібліотеку Library Name: Ім'я бібліотеки: Choose subcircuits: Вибір підсхем: Add subcircuit description Analog models only Select All Виділити все Deselect All Відмінити виділення Cancel Скасувати Next >> Далі >> Enter description for: Description: Опис: Previous Create Створити Message: Close Закрити No projects! Намає проектів! Error Помилка Please insert a library name! Введіть ім'я бібліотеки! Please choose at least one subcircuit! Виберіть хоча б одну підсхему! Warning Попередження Cannot create user library directory ! Неможливо створити теку для бібліотек користувача! A library with this name already exists! Rewrite? A system library with this name already exists! Системна бібліотека з цим ім'ям вже є! A library with this name already exists! Бібліотека з цим ім'ям вже є! Next... Saving library... Error: Cannot create library! Помилка: Неможливо створити бібліотеку! Loading subcircuit "%1". Error: Cannot load subcircuit "%1". Помилка: Неможливо завантажити підсхему "%1". Creating Qucs netlist. Error: Cannot create netlist for "%1". Creating SPICE netlist. Creating Verilog netlist. Creating VHDL netlist. Error creating library. Successfully created library. Бібліотека успішно створена. Manage User Libraries Управління бібліотеками користувача Choose library: Вибір бібліотеки: New Name: Нове ім'я: Delete Видалити Rename Переіменувати Please insert a new library name! Введіть ім'я нової бібліотеки! Please choose a library! Виберіть бібліотеку! Cannot rename library subdirectory! Неможливо переіменувати папку бібліотеки! Cannot open library! Неможливо відкрити бібліотеку! No permission to modify library! Немає прав змінити бібліотеку! Writing new library not successful! Нову бібліотеку не вдалось записати! Cannot delete old library. Неможливо видалити стару бібліотеку. Library file is corrupt! Файл бібліотеки пошкоджений! No permission to delete library "%1". Немає прав на видалення бібліотеки "%1". No permission to delete library subdirectory "%1". Нема прав на переіменування папки бібліотеки "%1". LoadDialog Load Verilog-A symbols Choose Verilog-A symbol files: Select All Виділити все Deselect All Відмінити виділення Cancel Скасувати Ok Гаразд Change Icon auto-load selected Load the selected symbols when opening the project. Info Інформація Icon not found: %1.png Open File Icon image (*.png) Error Помилка File not found: %1 MarkerDialog Edit Marker Properties Редагувати властивості маркеру Precision: Точність: real/imaginary дійсна/уявна частина magnitude/angle (degree) величина/фаза (в градусах) magnitude/angle (radian) величина/фаза (в радіанах) Number Notation: Уявлення чисел: X-axis position: Off Square Triangle Marker Indicator Z0: transparent прозорий OK Гаразд Cancel Скасувати MatchDialog Create Matching Circuit Створення відповідного електричного кола calculate two-port matching розрахунок відповідного чотирьохполюсника Reference Impedance Опорний повний опір Port 1 Вивід 1 ohms Ом Port 2 Вивід 2 S Parameter S-параметр Input format Формат вводу real/imag дійсна/уявна частини Implementation Microstrip Substrate Relative Permitivity Substrate height Metal thickness Minimum width Maximum width tanD Resistivity Method L-section Single stub Double stub Multistage Open stub Short circuit stub Number of sections Weighting Binomial Chebyshev Maximum ripple Use balanced stubs Calculate two-port matching Add S-Parameter simulation Synthesize microstrip lines Real/Imag mag/deg величина/кут S11 S11 S21 S21 S12 S12 S22 S22 Frequency: Частота: Create Створити Cancel Скасувати Reflexion Coefficient Коефіцієнт відображення Impedance (Ohms) The device is not unconditionally stable: K = %1 |%2| = %3 It is not possible to synthesize a matching network. Consider adding resistive losses and/or feedback to reach unconditional stability (K > 1 and |%2| < 1) It is not possible to match this load using the double stub method Impedance (ohms) Повний опір (Ом) Error Помилка Real part of impedance must be greater zero, but is %1 ! Дійсна частина повного опору повинна бути більшою за нуль, а дорівнює %1 ! MessageDock admsXml Compiler admsXml Dock MyWidget E&xit В&ихід &File &Файл Help... Довідка... &Help &Довідка About... Про... About Qt Про програму Qt NewProjDialog Create new project Створення нового проекту Project name: Ім'я проекту: open new project Відкрити новий проект Create Створити Cancel Скасувати Ngspice Problem with SaveNetlist OctaveWindow ERROR: Failed to execute "%1" OptimizeDialog Edit Optimization Properties Редагувати властивості оптимізації Name: Ім'я: Simulation: Моделювання: General Загальне Method: Метод: Maximum number of iterations: Максимальне число ітерацій: Output refresh cycle: Цикл поновлення виводу: Number of parents: Кількість предків: Constant F: Постійна F: Crossing over factor: Чинник перетину: Pseudo random number seed: Початкове число для генератора псевдовипадкових чисел: Minimum cost variance: Мінімальний розкид вартості: Cost objectives: Вартісні об'єкти: Cost constraints: Вартісні обмеження: Algorithm Алгоритм Name Ім'я active активний initial початковий min хв max макс Type Тип initial: початковий: min: хв: max: макс: linear double лінійне дійсне logarithmic double логарифмічне дійсне linear integer лінійне ціле logarithmic integer логарифмічне ціле E3 series E6 series E12 series E24 series E48 series E96 series E192 series Add Додати Delete Видалити Type: Тип: Copy current values to equation Variables Змінні Value Значення Value: Значення: minimize мінімізувати maximize максимізувати less менше greater більше equal дорівнює monitor стежити Goals Цілі OK Гаразд Apply Застосувати Cancel Скасувати yes так no ні Error Помилка Every text field must be non-empty! Усі текстові поля не повинні бути порожніми! Variable "%1" aleardy in list! Goal "%1" already in list! Ціль "%1" вже є у списку! Set precision Precision: Точність: OptionsDialog Options Налаштування Units Одиниці Frequency Частота Length Довжина Resistance Опір Angle Кут Save as Default Зберегти як стандартні налаштування Dismiss Завершити PackageDialog Create Project Package Створити пакет проекту Package: Пакет: Browse Перегляд include user libraries включити бібліотеки користувача Choose projects: Вибір проектів: Create Створити Cancel Скасувати No projects! Намає проектів! Extract Project Package Розпакувати пакет проекту Close Закрити Qucs Packages Пакети Qucs Any File Будь-який файл Enter a Package File Name Введіть ім'я файлу пакету Error Помилка Cannot open "%1"! Неможливо відкрити "%1"! Please insert a package name! Введіть ім'я пакету! Please choose at least one project! Виберіть хоча б один проект! Info Інформація Output file already exists! Вихідний файл вже є! Overwrite it? Замінити його? &Yes &Так &No &Ні Cannot create package! Неможливо створити пакет! Successfully created Qucs package! Успішно створено пакет Qucs! ERROR: Cannot open package! ПОМИЛКА: Неможливо відкрити пакет! ERROR: File contains wrong header! ПОМИЛКА: Файл містить невірний заголовок! ERROR: Wrong version number! ПОМИЛКА: Невірний номер версії! ERROR: Checksum mismatch! ПОМИЛКА: Невідповідність контрольної суми! Leave directory "%1" Вийти з папки "%1" ERROR: Package is corrupt! ПОМИЛКА: Пакет пошкоджений! Successfully extracted package! Успішно розпакований пакет! ERROR: Project directory "%1" already exists! ПОМИЛКА: Тека "%1" в проекті вже є! ERROR: Cannot create directory "%1"! ПОМИЛКА: Неможливо створити теку "%1"! Create and enter directory "%1" Створити і ввійти у теку "%1" ERROR: Cannot create file "%1"! ПОМИЛКА: Неможливо створити файл "%1"! Create file "%1" Створити файл "%1" ERROR: User library "%1" already exists! ПОМИЛКА: Бібліотека "%1" користувача вже є! ERROR: Cannot create library "%1"! ПОМИЛКА: Неможливо створити бібліотеку "%1"! Create library "%1" Створити бібліотеку "%1" ProjectView Content of %1 Note Примітка Datasets Набори даних Data Displays Вікна перегляду даних Verilog Verilog Verilog-A VHDL VHDL Octave Schematics Схеми Symbols SPICE Others Інші -port -виводи QObject ac simulation моделювання на змінному струмі AC sensitivity simulation Output variable sweep type тип розгортки start frequency in Hertz початкова частота в герцах stop frequency in Hertz кінцева частота в герцах number of simulation steps кількість кроків моделювання calculate noise voltages розрахунок шумових напруг ac voltage source with amplitude modulator джерело змінногї напруги з амплітудним модулятором AM АМ peak voltage in Volts пікове напруження у вольтах frequency in Hertz частота в герцах initial phase in degrees початкова фаза в градусах offset voltage (SPICE only) delay time (SPICE only) modulation level рівень модуляції AM modulated Source Джерело з АМ-модуляцією ideal ac current source ідеальний джерело змінного струму peak current in Ampere пікова величина струму в амперах offset current (SPICE only) damping factor (transient simulation only) коефіцієнт загасання (лише перехідного моделювання) ac Current Source джерело змінного струму ideal dc current source ідеальний джерело постійного струму current in Ampere струм в амперах dc Current Source джерело постійного струму noise current source шумове джерело струму current power spectral density in A^2/Hz спектральна щільність потужності шумового струму в А²/Гц frequency exponent показник ступеня частоти frequency coefficient коефіцієнт частоти additive frequency term адитивний член частоти Noise Current Source Джерело шумового струму ideal amplifier ідеальний підсилювач voltage gain підсилення напруги reference impedance of input port опорний повний опір вхідного виводу reference impedance of output port опорний повний опір вивідного виводу noise figure Amplifier Підсилювач 4x2 andor verilog device transfer function high scaling factor output delay s 4x2 AndOr 4x3 andor verilog device 4x3 AndOr 4x4 andor verilog device 4x4 AndOr attenuator член слабшання power attenuation ослаблення потужності reference impedance опорний повний опір simulation temperature in degree Celsius температура моделювання в °С Attenuator Аттен'юатор bias t усунення T for transient simulation: inductance in Henry для моделювання перехідних процесів: індуктивність в генрі for transient simulation: capacitance in Farad для моделювання перехідних процесів: ємність в фарадах Bias T Зміщення T 4bit binary to Gray converter verilog device transfer function scaling factor 4Bit Bin2Gray bipolar junction transistor біполярний транзистор npn transistor npn транзистор pnp transistor pnp транзистор polarity полярність saturation current струм насичення forward emission coefficient коефіцієнт прямої емісії reverse emission coefficient коефіцієнт зворотної емісії high current corner for forward beta поріг великого струму для коефіцієнта прямої передачі струму high current corner for reverse beta поріг великого струму для коефіцієнта зворотної передачі струму forward early voltage пряма напруга Эрли reverse early voltage зворотня напруга Эрли base-emitter leakage saturation current базо-емітерний струм виструму насичення base-emitter leakage emission coefficient коефіцієнт емісії для базо-емітерного струму виструму base-collector leakage saturation current базо-колекторний струм виструму насичення base-collector leakage emission coefficient коефіцієнт емісії для базо-колекторного струму виструму forward beta прямий коефіцієнт передачі струму reverse beta зворотний коефіцієнт передачі струму minimum base resistance for high currents мінімальний опір бази щодо великих струмів current for base resistance midpoint струм бази щодо середнього значення опору бази collector ohmic resistance активний опір колектора emitter ohmic resistance активний опір емітера zero-bias base resistance (may be high-current dependent) опір бази при нульовому зміщення (може залежати від великого струму) base-emitter zero-bias depletion capacitance ємність база-емітер при нульовому зміщенні base-emitter junction built-in potential контактна різницю потенціалів базо-емітерного переходу base-emitter junction exponential factor множник експоненти базо-емітерного переходу base-collector zero-bias depletion capacitance ємність колекторного переходу при нульовому зміщенні base-collector junction built-in potential контактна різниця потенціалів колекторного переходу base-collector junction exponential factor множник експоненти базо-колекторного переходу fraction of Cjc that goes to internal base pin частка Cjc, яка припадає на внутрішній вивід бази zero-bias collector-substrate capacitance ємність коллектор-підкладка при нульовому зміщенні substrate junction built-in potential контактна різниця потенціалів підкладки substrate junction exponential factor множник експоненти контакту підкладки з колектором forward-bias depletion capacitance coefficient коефіцієнт апроксимації бар'єрній ємності з прямою зміщення ideal forward transit time ідеальний час перенесення заряду у прямому включенні coefficient of bias-dependence for Tf коефіцієнт залежності від зміщення для Tf voltage dependence of Tf on base-collector voltage коефіцієнт залежності Tf від напруги база-коллектор high-current effect on Tf залежність струму Tf при великих струмах ideal reverse transit time ідеальний час перенесення заряду при інверсному включенні flicker noise coefficient коефіцієнт 1/f-шуму flicker noise exponent показник ступеня 1/f-шуму flicker noise frequency exponent частотна залежність 1/f-шуму burst noise coefficient коефіцієнт дробового шуму burst noise exponent показник ступеня дробового шуму burst noise corner frequency in Hertz гранична частота дробового шуму в герцах excess phase in degrees зрушення фази в градусах temperature exponent for forward- and reverse beta температурний показник для коефіцієнта передачі у прямому, і зворотному включенні saturation current temperature exponent температурний показник струму насичення energy bandgap in eV ширина забороненої зони в eV temperature at which parameters were extracted температура, при якій отримані параметри моделі default area for bipolar transistor площа за замовчуванням для біполярного транзистора bipolar junction transistor with substrate біполярний транзистор з підкладкою bond wire з'єднувальний провідник length of the wire довжина провідника diameter of the wire діаметр провідника height above ground plane висота над площиною замлі specific resistance of the metal питомий опір металу relative permeability of the metal відносна проникність металу bond wire model модель з'єднувального провідника substrate підкладка Bond Wire З'єднувальний провідник simulation temperature температура моделювання capacitor конденсатор capacitance in Farad ємність в фарадах initial voltage for transient simulation початкова напруга для моделювання перехідних процесів schematic symbol схемне позначення Capacitor Конденсатор current controlled current source джерело струму, кероване струмом forward transfer factor коефіцієнт прямої передачі delay time (Qucsator only) delay time час затримки Current Controlled Current Source Джерело струму, кероване струмом current controlled voltage source джерело напруги, кероване струмом Current Controlled Voltage Source Джерело напруги, кероване струмом circulator циркулятор reference impedance of port 1 опорний повний опір виводу 1 reference impedance of port 2 опорний повний опір виводу 2 reference impedance of port 3 опорний повний опір виводу 3 Circulator Циркулятор coaxial transmission line коаксіальна лінія передачі relative permittivity of dielectric відносна проникність діалектрика specific resistance of conductor питомий опір провідника relative permeability of conductor відносна проникність провідника inner diameter of shield внутрішній діаметр екрана diameter of inner conductor діаметр внутрішнього провідника mechanical length of the line механічна довжина лінії loss tangent тангенс кута діелектричних втрат Coaxial Line Коаксіальна лінія 1bit comparator verilog device 1Bit Comparator 2bit comparator verilog device 2Bit Comparator 4bit comparator verilog device 4Bit Comparator number of input ports число входів voltage of high level напруга високого рівня Error Помилка Format Error: Wrong line start! Помилка формату: Невірний початок рядку! Format Error: Unknown component! %1 Do you want to load schematic anyway? Unknown components will be replaced by dummy subcircuit placeholders. Format Error: Wrong 'component' line format! Помилка формату: Невірний формат рядку у 'component'! coplanar line копланарна лінія name of substrate definition назва підкладки width of the line ширина лінії width of a gap ширина зазору length of the line довжина лінії material at the backside of the substrate матеріал заднього боку підкладки use approximation instead of precise equation використовувати наближення замість точного рівняння Coplanar Line Копланарна лінія ideal coupler ідеальний пристрій зв'язку coupling factor коефіцієнт зв'язку phase shift of coupling path in degree фазовий зсув зв'язкового шляху в градусах Coupler Пристрій зв'язку coplanar gap розрив копланарної лінії width of gap between the two lines ширина проміжку між двома лініями Coplanar Gap Розрив копланарної лінії coplanar open розімкнута копланарна лінія width of gap at end of line ширина розриву на кінці лінії Coplanar Open Розімкнута копланарна лінія coplanar short замкнута копланарна лінія Coplanar Short Замкнена копланарна лінія coplanar step стрибок ширини копланарної лінії width of line 1 ширина лінії 1 width of line 2 ширина лінії 2 distance between ground planes відстань між заземленими площинами Coplanar Step Стрибок ширини копланарної лінії coupled transmission lines characteristic impedance of even mode characteristic impedance of odd mode electrical length of the line електрична довжина лінії relative dielectric constant of even mode relative dielectric constant of odd mode attenuation factor per length of even mode attenuation factor per length of odd mode Coupled Transmission Line D flip flop with asynchron reset D-трігер з асинхронним скиданням D flip flop with asynchronous reset D-FlipFlop D-трігер dc simulation моделювання в постійному струмі relative tolerance for convergence відносний допуск для конвергенції absolute tolerance for currents абсолютний допуск для струмів absolute tolerance for voltages абсолютний допуск для напруг put operating points into dataset помістити робочі точки в набір даних maximum number of iterations until error максимальну кількість ітерацій до виникнення помилки save subcircuit nodes into dataset збереження результатів моделювання і тимчасових робочих точок у традиційному наборі даних preferred convergence algorithm кращий алгоритм збіжності method for solving the circuit matrix метод рішення матриці схеми dc block розв'язка dc Block розв'язка від постійного струму dc feed подача постійного струму dc Feed підвід постійного струму D flip flop with set and reset verilog device cross coupled gate transfer function high scaling factor cross coupled gate transfer function low scaling factor cross coupled gate delay D-FlipFlop w/ SR diac (bidirectional trigger diode) (bidirectional) breakover voltage (bidirectional) breakover current parasitic capacitance emission coefficient коефіцієнт емісії intrinsic junction resistance Diac digital simulation цифрове моделювання type of simulation тип моделювання duration of TimeList simulation тривалість моделювання за списком моментів часу netlist format формат netlist digital source цифрове джерело number of the port номер виводу initial output value початкові вивідні значення list of times for changing output value моменти часу зміни вивідного значення diode діод zero-bias junction capacitance ємність переходу при нульовому зміщенні grading coefficient коефіцієнт неідеальності junction potential потенціал переходу linear capacitance лінійна ємність recombination current parameter рекомбінаційний струм emission coefficient for Isr коефіцієнт ідеальності діода для Isr ohmic series resistance омічний послідовний опір transit time час переходу high-injection knee current (0=infinity) Граничний струм виводу інжекції (0=бесконечность) reverse breakdown voltage зворотня напруга пробою current at reverse breakdown voltage струм при зворотній напрузі пробою Bv linear temperature coefficient лінійний температурний коефіцієнт Bv Rs linear temperature coefficient лінійний температурний коефіцієнт Rs Tt linear temperature coefficient лінійний температурний коефіцієнт Tt Tt quadratic temperature coefficient квадратичний температурний коефіцієнт Tt M linear temperature coefficient лінійний температурний коефіцієнт M M quadratic temperature coefficient квадратичний температурний коефіцієнт M default area for diode площа за замовчуванням для діода Diode Діод data voltage level shifter (digital to analogue) verilog device voltage level time delay D2A Level Shifter data voltage level shifter (analogue to digital) verilog device V A2D Level Shifter 2to4 demultiplexer verilog device 2to4 Demux 3to8 demultiplexer verilog device 3to8 Demux 4to16 demultiplexer verilog device 4to16 Demux externally controlled voltage source voltage in Volts напруга у вольтах Externally Controlled Voltage Source m transconductance parameter передатна провідність A/V**2 1/V HICUM Level 2 v2.22 verilog device GICCR constant A^2s Zero-bias hole charge Coul High-current correction for 2D and 3D effects Emitter minority charge weighting factor in HBTs Collector minority charge weighting factor in HBTs B-E depletion charge weighting factor in HBTs B-C depletion charge weighting factor in HBTs Internal B-E saturation current Internal B-E current ideality factor Internal B-E recombination saturation current Internal B-E recombination current ideality factor Peripheral B-E saturation current Peripheral B-E current ideality factor Peripheral B-E recombination saturation current Peripheral B-E recombination current ideality factor Non-ideality factor for III-V HBTs Base current recombination time constant at B-C barrier for high forward injection Internal B-C saturation current Internal B-C current ideality factor External B-C saturation current External B-C current ideality factor B-E tunneling saturation current Exponent factor for tunneling current Specifies the base node connection for the tunneling current Avalanche current factor Exponent factor for avalanche current Relative TC for FAVL 1/K Relative TC for QAVL Zero bias internal base resistance External base series resistance Factor for geometry dependence of emitter current crowding Correction factor for modulation by B-E and B-C space charge layer Ratio of HF shunt to total internal capacitance (lateral NQS effect) Ration of internal to total minority charge Emitter series resistance External collector series resistance Substrate transistor transfer saturation current Forward ideality factor of substrate transfer current C-S diode saturation current Ideality factor of C-S diode current Transit time for forward operation of substrate transistor Substrate series resistance Substrate shunt capacitance Internal B-E zero-bias depletion capacitance Internal B-E built-in potential Internal B-E grading coefficient Ratio of maximum to zero-bias value of internal B-E capacitance Peripheral B-E zero-bias depletion capacitance Peripheral B-E built-in potential Peripheral B-E grading coefficient Ratio of maximum to zero-bias value of peripheral B-E capacitance Internal B-C zero-bias depletion capacitance Internal B-C built-in potential Internal B-C grading coefficient Internal B-C punch-through voltage External B-C zero-bias depletion capacitance External B-C built-in potential External B-C grading coefficient External B-C punch-through voltage Partitioning factor of parasitic B-C cap Partitioning factor of parasitic B-E cap C-S zero-bias depletion capacitance C-S built-in potential C-S grading coefficient C-S punch-through voltage Low current forward transit time at VBC=0V Time constant for base and B-C space charge layer width modulation Time constant for modelling carrier jam at low VCE Neutral emitter storage time Exponent factor for current dependence of neutral emitter storage time Saturation time constant at high current densities Smoothing factor for current dependence of base and collector transit time Partitioning factor for base and collector portion Internal collector resistance at low electric field Voltage separating ohmic and saturation velocity regime Internal C-E saturation voltage Collector punch-through voltage Storage time for inverse operation Total parasitic B-E capacitance Total parasitic B-C capacitance Factor for additional delay time of minority charge Factor for additional delay time of transfer current Flag for turning on and off of vertical NQS effect Flicker noise coefficient Flicker noise exponent factor Flag for determining where to tag the flicker noise source Scaling factor for collector minority charge in direction of emitter width Scaling factor for collector minority charge in direction of emitter length Bandgap voltage extrapolated to 0 K First order relative TC of parameter T0 Second order relative TC of parameter T0 Temperature exponent for RCI0 Relative TC of saturation drift velocity Relative TC of VCES Temperature exponent of internal base resistance Temperature exponent of external base resistance Temperature exponent of external collector resistance Temperature exponent of emitter resistance Temperature exponent of mobility in substrate transistor transit time Effective emitter bandgap voltage Effective collector bandgap voltage Effective substrate bandgap voltage Coefficient K1 in T-dependent band-gap equation Coefficient K2 in T-dependent band-gap equation Exponent coefficient in transfer current temperature dependence Exponent coefficient in B-E junction current temperature dependence Relative TC of forward current gain for V2.1 model Flag for turning on and off self-heating effect Thermal resistance K/W Thermal capacitance J/W Flag for compatibility with v2.1 model (0=v2.1) Temperature at which parameters are specified C Temperature change w.r.t. chip temperature for particular transistor K HICUM L2 v2.22 Ohm Ом F/m A F diode relative area parameter measurement temperature температура, при якій обмірювались параметри моделі Celsius equation defined device заданий рівнянням пристрій type of equations тип рівнянь number of branches число розгалужень current equation рівняння струму charge equation рівняння заряду Equation Defined Device Заданий рівнянням пристрій equation рівняння Equation Управління put result into dataset помістити результат в набір даних Qucsator equation externally driven transient simulation integration method метод інтегрування order of integration method порядок методу інтегрування initial step size in seconds початковий розмір кроку в секундах minimum step size in seconds мінімальний розмір кроку в секундах relative tolerance of local truncation error відносний допуск на локальні помилки перерізу absolute tolerance of local truncation error абсолютний допуск на локальні помилки перерізу overestimation of local truncation error верхня межа переоцінки помилок перерізу relax time step raster допустимі неточності кроків часу perform an initial DC analysis виконати початковий аналіз постійномго струму maximum step size in seconds максимальна величина кроку в секундах External transient simulation 1bit full adder verilog device 1Bit FullAdder 2bit full adder verilog device 2Bit FullAdder gated D latch verilog device Gated D-Latch 4bit Gray to binary converter verilog device 4Bit Gray2Bin ground (reference potential) заземлення (опорний потенціал) Ground Земля gyrator (impedance inverter) гіратор (перетворювач повного опору) gyrator ratio коефіцієнт гірації Gyrator Гіратор 1bit half adder verilog device 1Bit HalfAdder Harmonic balance simulation Моделювання гармонійного балансу number of harmonics число гармонік Harmonic balance Гармонічний баланс 4bit highest priority encoder (binary form) verilog device 4Bit HPRI-Bin hybrid (unsymmetrical 3dB coupler) phase shift in degree зсув фази в градусах Hybrid exponential current source джерело експоненціального струму current before rising edge струм перед зростаючим фронтом maximum current of the pulse максимальний струм імпульсу start time of the exponentially rising edge час початку експоненціально зростаючого фронту start of exponential decay початок експоненціального спаду time constant of the rising edge постійна часу зростаючого фронту time constant of the falling edge постійна часу спадаючого фронту Exponential Current Pulse Джерело експоненціального імпульсного струму file based current source файл оснований на джерелах струму name of the sample file імя файлу прикладу interpolation type тип інтерполяції repeat waveform повторити формухвилі current gain скачок струму File Based Current Source Файл Оснований на Джерелах Струму inductor котушка індуктивності inductance in Henry індуктивність в генрі initial current for transient simulation початковий струм для моделювання перехідних процесів Inductor Катушка індуктивності current probe вимірювач струму Current Probe Амперметр ideal current pulse source ідеальне джерело імпульсного струму current before and after the pulse струм до і після імпульсу current of the pulse струм під час імпульсу start time of the pulse час початку імпульсу ending time of the pulse час закінчення імпульсу rise time of the leading edge час наростання фронту імпульсу fall time of the trailing edge час спаду зрізу імпульсу Current Pulse Джерело імпульсного струму ideal rectangle current source ідеальне джерело струму прямокутної форми current at high pulse струм на вершині імпульсу duration of high pulses тривалість вершини імпульсу duration of low pulses тривалість нижнього рівня імпульсу initial delay time початковий час затримки Rectangle Current Джерело струму прямокутної форми isolator ізолятор Isolator Ізолятор junction field-effect transistor польовий транзистор з pn-переходом threshold voltage гранична напруга channel-length modulation parameter параметр для модуляції довжини каналу parasitic drain resistance паразитний опір сструму parasitic source resistance паразитний опір джерела gate-junction saturation current струм насичення затвору gate-junction emission coefficient коефіцієнт емісії затвору gate-junction recombination current parameter струм рекомбінації управляючого p-n-переходу Isr emission coefficient коефіцієнт емісії Isr zero-bias gate-source junction capacitance ємність затвор-втік при нульовому зміщенні zero-bias gate-drain junction capacitance ємність затвор-витік при нульовому зміщення gate-junction potential потенціал затвора forward-bias junction capacitance coefficient коефіцієнт ємності переходу з прямою зміщення gate P-N grading coefficient коефіцієнт неідеальності управляючого p-n-переходу Vt0 temperature coefficient температурний коефіцієнт Vt0 Beta exponential temperature coefficient експонентний температурний коефіцієнт Beta default area for JFET площа за замовчуванням для польового транзистора із керуючим pn-переходом n-JFET n-JFET p-JFET польовий транзистор з p-каналом JK flip flop with asynchron set and reset JK-трігер з асинхронними входами встановлення і скидання JK flip flop with asynchronous set and reset JK-FlipFlop JK-трігер jk flip flop with set and reset verilog device JK-FlipFlop w/ SR Component taken from Qucs library Компонент з бібліотеки Qucs name of qucs library file ім'я бібліотечного файла Qucs name of component in library ім'я компонента у бібліотеці Logarithmic Amplifier verilog device scale factor scale factor error % input I1 bias current input reference bias current number of decades conformity error output offset error amplifier input resistance amplifier 3dB frequency Hz amplifier output resistance conformity error temperature coefficient %/Celsius offset temperature coefficient V/Celsius scale factor error temperature coefficient input I1 bias current temperature coefficient A/Celsius input reference bias current temperature coefficient Logarithmic Amplifier I 1 R logic 0 verilog device logic 0 voltage level Logic 0 logic 1 verilog device logic 1 voltage level Logic 1 logical AND логічне І n-port AND n-вхідне І logical buffer Buffer logical inverter логічний інвертор Inverter Інвертор logical NAND логічне НЕ-І n-port NAND n-вхідне НЕ-І logical NOR логічне НЕ-АБО n-port NOR n-вхідне НЕ-АБО logical OR логічне АБО n-port OR n-вхідне АБО logical XNOR логічне ВИКЛЮЧАЮЧЕ НЕ-АБО n-port XNOR n-вхідне ВИКЛЮЧАЮЧЕ НЕ-АБО logical XOR логічне ВИКЛЮЧАЮЧЕ АБО n-port XOR n-вхідне ВИКЛЮЧАЮЧЕ АБО MESFET verilog device model selector pinch-off voltage A/(V*V) saturation voltage parameter channel length modulation parameter doping profile parameter power law exponent parameter power feedback parameter 1/W maximum junction voltage limit before capacitance limiting capacitance saturation transition voltage capacitance threshold transition voltage dc drain pull coefficient subthreshold conductance parameter diode saturation current diode emission coefficient built-in gate potential gate-drain junction reverse bias breakdown voltage diode saturation current temperature coefficient transit time under gate channel resistance area factor gate reverse breakdown current energy gap eV zero bias gate-drain junction capacitance zero bias gate-source junction capacitance zero bias drain-source junction capacitance Beta temperature coefficient Alpha temperature coefficient Gamma temperature coefficient Subthreshold slope gate parameter subthreshold drain pull parameter gate-source current equation selector gate-drain current equation selector gate-source charge equation selector gate-drain charge equation selector drain-source charge equation selector Vto temperature coefficient gate resistance Ohms drain resistance source resistance gate resistance temperature coefficient 1/Celsius drain resistance temperature coefficient source resistance temperature coefficient forward bias slope resistance breakdown slope resistance shot noise coefficient MESFET Modular Operational Amplifier verilog device Gain bandwidth product (Hz) Open-loop differential gain at DC (dB) Second pole frequency (Hz) Output resistance (Ohm) Differential input capacitance (F) Differential input resistance (Ohm) Input offset current (A) Input bias current (A) Input offset voltage (V) Common-mode rejection ratio at DC (dB) Common-mode zero corner frequency (Hz) Positive slew rate (V/s) Negative slew rate (V/s) Positive output voltage limit (V) Negative output voltage limit (V) Maximum DC output current (A) Current limit scale factor Modular OpAmp MOS field-effect transistor МОП польовий транзистор n-MOSFET n-МОП p-MOSFET МОП польовий транзистор з p-каналом depletion MOSFET МОП польовий транзистор збідненого типу zero-bias threshold voltage гранична напруга при нульовому зміщенні transconductance coefficient in A/V^2 коефіцієнт передачі у А/В² bulk threshold in sqrt(V) параметр порогової напруги підкладки в sqrt(В) surface potential поверхневий потенціал channel-length modulation parameter in 1/V коефіцієнт модуляції довжини каналу в 1/В drain ohmic resistance опір сструму source ohmic resistance опір джерела gate ohmic resistance опір затвора bulk junction saturation current струм насичення підкладки bulk junction emission coefficient коефіцієнт ідеальності для переходу до підкладки channel width ширина каналу channel length довжина каналу lateral diffusion length довжина побічної дифузії oxide thickness товщина окису gate-source overlap capacitance per meter of channel width in F/m ємність перекриття затвора і джерела на метр ширини каналу в Ф/м gate-drain overlap capacitance per meter of channel width in F/m ємність перекриття затвора і сструму на метр ширини каналу в Ф/м gate-bulk overlap capacitance per meter of channel length in F/m ємність перекриття затвора і підкладки на метр ширини каналу в Ф/м zero-bias bulk-drain junction capacitance ємність підкладка-стік при нульовому зміщенні zero-bias bulk-source junction capacitance ємність підкладка-втік при нульовому зміщення bulk junction potential контактна різниця потенціалів підкладка-перехід bulk junction bottom grading coefficient коефіцієнт неідеальності для нижньої області підкладки bulk junction forward-bias depletion capacitance coefficient коефіцієнт бар'єрної ємності підкладка-перехід з прямою зміщення zero-bias bulk junction periphery capacitance per meter of junction perimeter in F/m ємність периферійної області підкладки при нульовому зміщенні на метр периметра переходу в Ф/м bulk junction periphery grading coefficient коефіцієнт неідеальності для периферійної області підкладки bulk transit time час переходу для підкладки substrate bulk doping density in 1/cm^3 щільність легування підкладки в 1/см³ surface state density in 1/cm^2 коефіцієнт поверхневого щільності заряду в 1/см² gate material type: 0 = alumina; -1 = same as bulk; 1 = opposite to bulk матеріал затвора: 0 = алюміній; -1 = як в підкладки; 1 = протилежний підкладці surface mobility in cm^2/Vs поверхнева рухливість в см²/Вс drain and source diffusion sheet resistance in Ohms/square дифузійний поверхневий опір сструму - та джерела в Ом/квадрат number of equivalent drain squares кількість еквівалентних квадратів сструму number of equivalent source squares кількість еквівалентних квадратів джерела zero-bias bulk junction bottom capacitance per square meter of junction area in F/m^2 ємність нижньої області підкладки при нульовому зміщення на кв. метр площі переходу в Ф/м² bulk junction saturation current per square meter of junction area in A/m^2 струм насичення підкладка-перехід на кв. метр площі переходу в А/м² drain diffusion area in m^2 Дифузійна поверхня витоку в м² source diffusion area in m^2 Дифузійна поверхня джерела в м² drain junction perimeter периметр стокового переходу source junction perimeter периметр витокового переходу Use global SPICE temperature MOS field-effect transistor with substrate МОП польовий транзистор з підкладкою microstrip corner кут мікросмугової лінії width of line ширина лінії Microstrip Corner кут мікросмугової лінії coupled microstrip line пов'язана мікросмугова лінія spacing between the lines відстань між лініями microstrip model модель мікросмугової лінії microstrip dispersion model дисперсійна модель мікросмугової лінії Coupled Microstrip Line Пов'язана мікросмугова лінія microstrip cross перетин мікросмугової лінії width of line 3 ширина лінії 3 width of line 4 ширина лінії 4 quasi-static microstrip model квазі-статична модель мікросмугової лінії show port numbers in symbol or not показувати номери впортів у символах чи ні Microstrip Cross Перетин мікросмугової лінії microstrip gap розрив мікросмугової лінії width of the line 1 ширина лінії 1 width of the line 2 ширина лінії 2 spacing between the microstrip ends відстань між кінцями мікросмугової лінії Microstrip Gap Розрив мікросмугової лінії microstrip lange coupler Microstrip Lange Coupler microstrip line мікросмугова лінія Microstrip Line Мікросмугова лінія microstrip mitered bend вирівняний вигин мікросмугової лінії Microstrip Mitered Bend Вирівняний вигин мікросмугової лінії microstrip open розімкнута мікросмугова лінія microstrip open end model модель мікросмугової лінії з розімкнутим кінцем Microstrip Open Розімкнута мікросмугова лінія microstrip radial stub inner radius outer radius feeding line width stub angle Effective dimension Model Модель degrees Microstrip Radial Stub microstrip impedance step стрибок повного опору мікросмугової лінії width 1 of the line 1 ширина лінії width 2 of the line 2 ширина лінії Microstrip Step Стрибок ширини мікросмугової лінії microstrip tee трійник мікросмугової лінії temperature in degree Celsius температура в °С Microstrip Tee Трійник мікросмугової лінії microstrip via перехідний отвір мікросмугової лінії diameter of round via conductor діаметр круглого перехідного отвору Microstrip Via Перехідний отвір мікросмугової лінії two mutual inductors дві індуктивно пов'язаних котушки inductance of coil 1 індуктивність обмотки 1 inductance of coil 2 індуктивність обмотки 2 coupling factor between coil 1 and 2 коефіцієнт зв'язоку між обмоткою 1 і 2 Mutual Inductors Індуктивно пов'язані котушки three mutual inductors три індуктивно пов'язані котушки inductance of coil 3 індуктивність обмотки 3 coupling factor between coil 1 and 3 коефіцієнт зв'язоку між обмоткою 1 і 3 coupling factor between coil 2 and 3 коефіцієнт зв'язоку між обмоткою 2 і 3 3 Mutual Inductors 3 індуктивно пов'язаних котушки several mutual inductors number of mutual inductances inductance of coil coupling factor between coil %1 and coil %2 N Mutual Inductors 2to1 multiplexer verilog device 2to1 Mux 4to1 multiplexer verilog device 4to1 Mux 8to1 multiplexer verilog device 8to1 Mux NIGBT verilog device gate-drain overlap area m**2 area of the device MOS transconductance ambipolar recombination lifetime metallurgical base width avalanche uniformity factor avalanche multiplication exponent gate-source capacitance per unit area F/cm**2 gate-drain oxide capacitance per unit area emitter saturation current density A/cm**2 triode region factor electron mobility cm**2/Vs hole mobility base doping 1/cm**3 transverse field factor gate-drain overlap depletion threshold NIGBT correlated current sources Корельовані джерела струму current power spectral density of source 1 спектральна щільність потужності струму джерела 1 current power spectral density of source 2 спектральна щільність потужності струму джерела 2 normalized correlation coefficient нормований коефіцієнт кореляції Correlated Noise Sources Корельовані джерела шуму voltage power spectral density of source 2 спектральна щільність потужності напруги шуму джерела 2 voltage power spectral density of source 1 спектральна щільність потужності напруги шуму джерела 1 operational amplifier операційний підсилювач absolute value of maximum and minimum output voltage абсолютне значення максимальної і мінімальної вивідної напруги OpAmp ЗУ Optimization Оптимізація optimization оптимізація 2bit pattern generator verilog device pad output value 2Bit Pattern 3bit pattern generator verilog device 3Bit Pattern 4bit pattern generator verilog device 4Bit Pattern Parameter sweep Розгортка параметру simulation to perform parameter sweep on моделювання для варіації параметра parameter to sweep параметр для розгортки start value for sweep початкове значення розгортки stop value for sweep кінцеве значення розгортки Simulation step phase shifter фазозсувач Phase Shifter Фазозсувач Photodiode verilog device photodiode emission coefficient series lead resistance diode dark current responsivity A/W shunt resistance quantum efficiency light wavelength nm responsivity calculator selector Photodiode Phototransistor verilog device dark current collector series resistance emitter series resistance base series resistance responsivity at relative selectivity=100% relative selectivity polynomial coefficient Phototransistor ac voltage source with phase modulator джерело змінногї напруги з фазовим модулятором PM ІМ SPICE V(SFFM): offset volage carrier amplitude carrier signal frequency modulation index індекс модуляції modulating signal frequency V(SFFM) PM modulated Source Джерело з імпульсною модуляцією Potentiometer verilog device nominal device resistance shaft/wiper arm rotation resistive law taper coefficient device type selector maximum shaft/wiper rotation linearity error wiper arm contact resistance resistance temperature coefficient PPM/Celsius Potentiometer B SPICE T: Characteristic impedance Transmission delay Frequency Частота Normalised length at given frequency Initial voltage at end 1 Initial current at end 1 Initial voltage at end 2 Initial current at end 2 T Rectangular Waveguide Прямокутний хвилевід widest side shortest side material parameter for temperature model relay реле threshold voltage in Volts граничне напруження як у вольтах hysteresis voltage in Volts напруга гистерезиса в вольтах resistance of "on" state in Ohms опір в "on"-стану в омах resistance of "off" state in Ohms опір в "off"-стану в омах Relay Реле resistor резистор ohmic resistance in Ohms Омічний опір в омах first order temperature coefficient температурний коефіцієнт першого порядку second order temperature coefficient температурний коефіцієнт другого порядку temperature at which parameters were extracted (Qucsator only) Resistor Опір Resistor US Опір US equation defined RF device type of parameters number of ports кількість портів representation during DC analysis зображення під час аналізу постійномго струму parameter equation Equation Defined RF Device RF equation defined 2-port RF device Equation Defined 2-port RF Device RLCG transmission line RLCG resistive load Ohm/m inductive load H/m capacitive load conductive load S/m RLCG Transmission Line RS flip flop RS-трігер RS-FlipFlop RS-трігер ac power source джерело живлення змінного струму port impedance повний опір виводу (available) ac power in dBm (available) ac power in Watts (доступна) AC потужність в ваттах enable transient model as sine source [true,false] Power Source Джерело живлення S parameter simulation Моделювання P.S параметрів calculate noise parameters обчислити параметри шуму input port for noise figure вхідний вивід для чинника шуму output port for noise figure вивідний вивід для чинника шуму put characteristic values into dataset помістити характеристичні значення в базу даних save subcircuit characteristic values into dataset зберегти характеристичні значення підсхеми в базі даних S-parameter simulation Моделювання S-параметрів S parameter file файл з P.S параметрами name of the s parameter file ім'я файла з P.S параметрами data type тип даних n-port S parameter file файл S-параметрів n-портового пристрою 1-port S parameter file файл S-параметрів двополюсника 2-port S parameter file файл S-параметрів чотирьохполюсника file файл SPICE netlist file схемний файл SPICE SPICE netlist схема SPICE sim sim spice Spice ERROR: No file name in SPICE component "%1". ПОМИЛКА: Немає імені файла в компоненті SPICE "%1". ERROR: Cannot open SPICE file "%1". ПОМИЛКА: Неможливо відкрити SPICE-файл "%1". ERROR: Cannot save converted SPICE file "%1". ПОМИЛКА: Неможливо записати конвертований SPICE-файл "%1". ERROR: Cannot open converted SPICE file "%1". ПОМИЛКА: Неможливо відкрити конвертований SPICE-файл "%1". Info Інформація Preprocessing SPICE file "%1". Прекомпіляція SPICE файлу "%1". ERROR: Cannot save preprocessed SPICE file "%1". ПОМИЛКА: Неможливо записати прекомпілений SPICE файл "%1". ERROR: Cannot execute "%1". ПОМИЛКА: Неможливо виконати "%1". COMP ERROR: Cannot start QucsConv! Converting SPICE file "%1". Перетворення SPICE-файлу "%1". subcircuit підсхема name of qucs schematic file ім'я схемного файла Qucs Subcircuit Підсхема port of a subcircuit вивід підсхеми number of the port within the subcircuit номер виводу підсхеми type of the port (for digital simulation only) тип виводу (лише цифрового моделювання) Subcircuit Port Вивід підсхеми substrate definition параметри підкладки relative permittivity відносна діалектрична проникність thickness in meters товщина в метрах thickness of metalization товщина металізації specific resistance of metal питомий опір металу rms substrate roughness середньоквадратична шорсткість підкладки Substrate Підкладка switch (time controlled) перемикач (керований за часом) initial state початковий стан time when state changes (semicolon separated list possible, even numbered lists are repeated) resistance of "on" state in ohms опір "on" в омах resistance of "off" state in ohms опір "off" в омах simulation temperature in degree Celsius (Qucsator only) Max possible switch transition time (transition time 1/100 smallest value in 'time', or this number) Resistance transition shape (Qucsator only) Switch Вимикач ideal symmetrical transformer ідеальний симетричний трансформатор voltage transformation ratio of coil 1 коефіцієнт трансформації напруги обмотки 1 voltage transformation ratio of coil 2 коефіцієнт трансформації напруги обмотки 2 symmetric Transformer симетричний трансформатор T flip flop with set and reset verilog device T-FlipFlop w/ SR silicon controlled rectifier (SCR) breakover voltage gate trigger current Thyristor ideal transmission line ідеальна лінія передачі characteristic impedance характеристична повного опору attenuation factor per length in 1/m коефіцієнт ослаблення на одиницю довжини, в 1/м Transmission Line Лінія передачі ideal 4-terminal transmission line ідеальна лінія передачі з чотирьма виходами 4-Terminal Transmission Line Лінія передачі з чотирьма виходами transient simulation моделювання перехідного процесу Transient .SENS analysis with Xyce Analysis mode start time in seconds початковий час у секундах stop time in seconds кінцевий час у секундах simulation time step Transient sensitivity analysis number of simulation time steps число часових кроків моделювання perform initial DC (set "no" to activate UIC) Transient simulation Моделювання перехідного процесу ideal transformer ідеальний трансформатор voltage transformation ratio коефіцієнт трансформації напруги Transformer Трансформатор triac (bidirectional thyristor) (bidirectional) gate trigger current Triac resonance tunnel diode peak current valley current valley voltage resonance energy in Ws Fermi energy in Ws resonance width in Ws maximum of transmission fitting factor for electron density fitting factor for voltage drop fitting factor for diode current zero-bias depletion capacitance life-time of electrons Tunnel Diode twisted pair transmission line лінія передачі витою парою diameter of conductor діаметр провідника diameter of wire (conductor and insulator) діаметр дроту (провідник і ізолятор) physical length of the line фізична довжина лінії twists per length in 1/m витків на 1 м dielectric constant of insulator діалектрична стала ізолятору Twisted-Pair Вита пара Symbol file not found: %1 voltage controlled current source джерело струму, кероване напругою forward transconductance пряма передатна провідність Voltage Controlled Current Source Джерело струму, кероване напругою voltage controlled voltage source джерело напруги, кероване напругою voltage controlled resistor resistance gain Voltage Controlled Resistor Voltage Controlled Voltage Source Джерело напруги, кероване напругою Verilog file файл Verilog Name of Verilog file Ім'я Verilog файлу verilog verilog ERROR: No file name in %1 component "%2". ПОМИЛКА: Немає імені файла %1 в компоненті "%2". ERROR: Cannot open %1 file "%2". ПОМИЛКА: Неможливо відкрити "%1" файл "%2". exponential voltage source джерело експоненціальної напруги voltage before rising edge напруга перед зростаючим фронтом maximum voltage of the pulse максимальна напруга імпульсу rise time of the rising edge час наростання імпульсу fall time of the falling edge час спадання імпульсу Exponential Voltage Pulse Джерело експоненціальної імпульсної напруги file based voltage source файл оснований на джерелах напруг File Based Voltage Source Файл Оснований на Джерелах Напруг VHDL file Файл VHDL Name of VHDL file Ім'я файла VHDL vhdl VHDL generic variable ideal ac voltage source ідеальне джерело змінного напруги AC voltage source (SPICE) ac Voltage Source джерело напруги змінного струму ideal dc voltage source ідеальне джерело постійної напруги dc Voltage Source джерело напруги постійного струму noise voltage source джерело шумової напруги voltage power spectral density in V^2/Hz спектральна щільність потужності шумовогї напруги в В²/Гц Noise Voltage Source Джерело шумової напруги voltage probe вимірювач напруги Voltage Probe Вольтметр ideal voltage pulse source ідеальне джерело імпульсної напруги voltage before and after the pulse напруга до і після імпульсу voltage of the pulse напруга під час імпульсу Voltage Pulse Джерело імпульсної напруги ideal rectangle voltage source ідеальний джерело напруги прямокутної форми voltage of high signal напруга вершини імпульсу voltage of low signal (SPICE only) Rectangle Voltage Джерело напруги прямокутної форми Locus Curve Кругова діаграма <invalid> invalid неправильно Polar Полярна Polar-Smith Combi Змішана полярна-Сміта Smith-Polar Combi Змішана Сміта-полярна 3D-Cartesian Тривимірна декартова Cartesian Декартова Smith Chart Діаграма Сміта Admittance Smith Діаграма Сміта (провідності) no variables немає змінних wrong dependency неправильна залежність no data немає даних Tabular Таблична Timing Diagram Часова діаграма Truth Table Таблиця істинності ERROR: Cannot open file "%1". ПОМИЛКА: Неможливо відкритифайл "%1". ERROR: Cannot create user library subdirectory ! ПОМИЛКА: Неможливо створити папку для користувацьких бібліотек ! ERROR: Cannot create file "%1". ПОМИЛКА: Неможливо створити файл "%1". Overwrite Замінити File "%1" already exists. Overwrite ? Файл "%1" вже є. Замінити ? Export to image Inkscape start error! Successfully exported Disk write error! Unsupported format of graphics file. Use PNG, JPEG or SVG graphics! Error: Wrong time format in "%1". Use positive number with units Помилка: Невірний формат часу у "%1". Використовуйте позитивне число з одиницями виміру verilog-a user devices lumped components sources probes RF components transmission lines nonlinear components microelectronics verilog-a devices digital components file components simulations equations SPICE components SPICE netlist sections SPICE simulations XSPICE devices Qucs legacy devices diagrams paintings external sim components Edit Properties Змінити властивості Export as image power matching узгодження живлення noise matching узгодження шуму 2-port matching узгодження чотирьохполюсника The ground potential cannot be labeled! Потенціал заземлення може мати мітку! Arrow Стрілка Ellipse Еліпс filled Ellipse заповнений еліпс Edit Ellipse Properties Зміна властивостей еліпса Elliptic Arc Еліптична дуга Edit Arc Properties Редагування властивостей дуги Line Лінія Edit Line Properties Зміна властивостей лінії Text Текст Rectangle Прямокутник filled Rectangle заповнений прямокутник Edit Rectangle Properties Зміна властивостей прямокутника Print Document Cannot create output file! Неможливо створити вивідний файл! untitled без назви Format Error: 'Painting' field is not closed! Помилка формату: Поле 'Painting' не закрито! Wrong document version: Неправильна версія документа: Clipboard Format Error: Unknown field! Помилка формату в буфері обміну: Невідоме поле! Cannot save C++ file "%1"! Cannot open Verilog-A file "%1"! Cannot save JSON props file "%1"! No valid osdi file. Re-compile verilog-a file first! Cannot save JSON symbol file "%1"! Cannot save document! Неможливо зберегти документ! Format Error: Wrong property field limiter! Помилка формату: Невірний обмежувач властивості поля! Format Error: Unknown property: Помилка формату: Невідоме властивість: Format Error: Number expected in property field! Помилка формату: У полі властивості очікувалося число! Format Error: 'Property' field is not closed! Помилка формату: Поле 'Property' не закрито! Format Error: 'Component' field is not closed! Помилка формату: Поле 'Component' не закрито! Format Error: Wrong 'wire' line format! Помилка формату: Невірний формат рядку в 'wire'! Format Error: 'Wire' field is not closed! Помилка формату: Поле 'Wire' не закрито! Format Error: Unknown diagram! Помилка формату: Невідома діаграма! Format Error: Wrong 'diagram' line format! Помилка формату: Невірний формат рядку в 'diagram'! Format Error: 'Diagram' field is not closed! Помилка формату: Поле 'Diagram' не закрито! Format Error: Wrong 'painting' line delimiter! Помилка формату: Невірний формат рядку 'painting'! Format Error: Unknown painting! Помилка формату: Невідоме зображення! Format Error: Wrong 'painting' line format! Помилка формату: Невірний формат рядку в 'painting'! Cannot load document: Неможливо завантажити документ: Wrong document type: Невірний тип документа: Warning Попередження Wrong document version Try to open it anyway? File Format Error: Unknown field! Помилка формату файла: Невідоме поле! ERROR: Component "%1" has no analog model. ПОМИЛКА: У компонента "%1" немає аналогової моделі. ERROR: Component "%1" has no digital model. ПОМИЛКА: У компонента "%1" немає цифровий моделі. ERROR: Cannot load subcircuit "%1". ПОМИЛКА: Неможливо завантажити підсхему "%1". WARNING: Skipping library component "%1". ЗАУВАЖЕННЯ: Пропускається бібліотечний компонент "%1". ERROR: "%1": Cannot load library component "%2" from "%3" WARNING: Ignore simulation component in subcircuit "%1". ПОПЕРЕДЖЕННЯ: Модельований компонент в підсхемі "%1" ігноруватимуть. WARNING: Equations in "%1" are 'time' typed. ERROR: Only one digital simulation allowed. ПОМИЛКА: Дозволяється лише одне цифрове моделювання. ERROR: Analog and digital simulations cannot be mixed. ПОМИЛКА: Аналоговое і цифрове моделювання не можна змішувати. ERROR: Digital simulation needs at least one digital source. ПОМИЛКА: Для цифрового моделювання потрібно хоча б тільки цифровие джерело. Part list Filter order = %1 Zeros list Pk=Re+j*Im LPF prototype poles list Pk=Re+j*Im Poles list Pk=Re+j*Im Qucs Editor Version Версія редактора Qucs Very simple text editor for Qucs Дуже простий редактор тексту для Qucs Copyright (C) 2004, 2005 by Michael Margraf Copyright (C) 2004, 2005 Michael Margraf Usage: qucsedit [-r] file Використання: qucsedit [-r] файл -h display this help and exit -h виводить цю довідку і завершує роботу -r open file read-only -r відкриття файлу лише для читання Too long command line argument! За довгий аргумент командного рядку! Wrong command line argument! Невірний аргумент командного рядку! Only one filename allowed! Можна тільки одну назву файлу! High-impedance is %1 ohms, low-impedance is %2 ohms. To get acceptable results it is recommended to use a substrate with lower permittivity and larger height. Cannot save settings ! Неможливо зберегти налаштування ! Quarter wave filters do not allow low-pass nor high-pass masks Cannot save GUI settings in XYCE script XSPICE generic device PortsList .MODEL definition reference XSPICE XSPICE CodeModel: cfunc.mod and ifspec.ifs files pair XSPICE CodeModel XSPICE precompiled CodeModel library Precompiled CM-library XSPICE precompiled CM-library SPICE V(TRRANDOM): Distribution selector (1 to 4) Duration of each random voltage value Time delay before random voltages output ( for time < Td Vout = 0 V) Changes with different values of Type. Changes with different values of Type V(TRRANDOM) SPICE V(TRNOISE): Rms noise amplitude Gaussian) Time step 1/f exponent (0 < alpha < 2) Amplitude (1/f) Trap capture time Trap emission time V(TRNOISE) SPICE V(PWL): Multiple line ngspice or Xyce V specifications allowed using "+" continuation lines. Leave continuation lines blank when NOT in use. V(PWL) SPICE V(AM): ngspice only. voltage amplitude offset voltage modulation frequency carrier frequency signal delay V(AM) SPICE B (V type): Multiple line ngspice or Xyce B specifications allowed using "+" continuation lines. Leave continuation lines blank when NOT in use. B source (V) SPICE library device. You can attach symbol patterns to it. SpiceLibrary file Subcircuit entry (.SUBCKT) name Extra parameters list Pins assignment SPICE library device SPICE generic device Number of pins SPICE device letter .MODEL definition reference (optional) Parameter string (optional) SPICE .spiceinit file .spiceinit .spiceinit contents Spectrum analysis DC .SENS simulation with Xyce Output expressions Reference parameter for .SENS analysis Parameter for DC sweep start value for DC sweep stop value for DC sweep Simulation step for DC sweep DC sensitivity simulation Pole-Zero simulation Two input nodes list (space separated) Two output nodes list (space separated) Transfer function type (current/voltage) Analysis mode (Pole-Zero, Poles only, Zeros only) .PARAM section .PARAM .PARAM Section .OPTIONS section .OPTIONS Xyce option package name .OPTIONS Section Nutmeg equation Nutmeg Nutmeg Equation Noise simulation Node at which the total output is desired Independent source to which input noise is referred. .NODESET section .NODESET .NODESET Section .MODEL section Multiple line ngspice or Xyce .MODEL allowed using "+" continuation lines. Leave continuation lines blank when NOT in use. .MODEL .MODEL Section .LIB directive .LIB .Lib directive .INCLUDE statement .INCLUDE .INCLUDE statement .IC section .IC .IC Section .GLOBAL_PARAM section .GLOBAL_PARAM .GLOBAL PARAM .GLOBAL_PARAM Section .FUNC new function definition .FUNC .FUNC new function Fourier simulation Distortion simulation Second frequency parameter Nutmeg script SPICE I(SFFM): offset current carrier current amplitude I(SFFM) Include script before simulation .INCLUDE SCRIPT Include script SPICE I(TRNOISE): I(TRNOISE) SPICE I(PWL): Multiple line ngspice or Xyce I specifications allowed using "+" continuation lines. Leave continuation lines blank when NOT in use. I(PWL) SPICE I(AM): ngspice only. I(AM) SPICE G (VOL, VALUE, TABLE, POLY): Multiple line ngspice non-linear G specifications allowed using "+" continuation lines. Leave continuation lines blank when NOT in use. G SPICE E (CUR, VALUE, TABLE, POLY): Multiple line ngspice non-linear E specifications allowed using "+" continuation lines. Leave continuation lines blank when NOT in use. E XSPICE core block: seven line XSPICE specification. core PWL controlled voltage source: Seven line XSPICE specification. XAPWL SPICE U(URC): Multiple line ngspice or Xyce U specifications allowed using "+" continuation lines. Leave continuation lines blank when NOT in use. U(URC) S domain transfer function block: Seven line XSPICE specification. SDTF SPICE W: Multiple line ngspice or Xyce W specifications allowed using "+" continuation lines. Leave continuation lines blank when NOT in use. W(CSW) SPICE V: Multiple line ngspice or Xyce V specifications allowed using "+" continuation lines. Leave continuation lines blank when NOT in use. V Source SPICE S: Multiple line ngspice or Xyce S specifications allowed using "+" continuation lines. Leave continuation lines blank when NOT in use. S(SW) SPICE B (I type): Multiple line ngspice or Xyce B specifications allowed using "+" continuation lines. Leave continuation lines blank when NOT in use. B source (I) SPICE I: Multiple line ngspice or Xyce I specifications allowed using "+" continuation lines. Leave continuation lines blank when NOT in use. I Source SPICE R: Multiple line ngspice or Xyce R specifications allowed using "+" continuation lines. Leave continuation lines blank when NOT in use. R Resistor R Resistor 3 pin Q(PNP) BJT: Multiple line ngspice or Xyce Q model specifications allowed using "+" continuation lines. Leave continuation lines blank when NOT in use. Q(PNP) BJT M(PMOS) MOS: Multiple line ngspice or Xyce M model specifications allowed using "+" continuation lines. Leave continuation lines blank when NOT in use. M(PMOS) Z(PMF) MESFET: Multiple line ngspice or Xyce Z model specifications allowed using "+" continuation lines. Leave continuation lines blank when NOT in use. Z(PMF) J(PJF) JFET: Multiple line ngspice or Xyce J model specifications allowed using "+" continuation lines. Leave continuation lines blank when NOT in use. J(PJF) JFET Q(NPN) BJT: Multiple line ngspice or Xyce Q model specifications allowed using "+" continuation lines. Leave continuation lines blank when NOT in use. Q(NPN) BJT M(NMOS) MOS: Multiple line ngspice or Xyce M model specifications allowed using "+" continuation lines. Leave continuation lines blank when NOT in use. M(NMOS) J(NJF) JFET: Multiple line ngspice or Xyce J model specifications allowed using "+" continuation lines. Leave continuation lines blank when NOT in use. J(NJF) JFET Unified (M,X,3-,4-pin) MOS: Multiple line ngspice or Xyce M model specifications allowed using "+" continuation lines. Leave continuation lines blank when NOT in use. unified MOSFET (3-4 pin) M(NMOS 3 pin) M(PMOS 3 pin) X(NMOS 3 pin) X(PMOS 3 pin) X(NMOS 4 pin) X(PMOS 4 pin) Z(NMF) MESFET: Multiple line ngspice or Xyce Z model specifications allowed using "+" continuation lines. Leave continuation lines blank when NOT in use. Z(NMF) SPICE L: Multiple line ngspice or Xyce L specifications allowed using "+" continuation lines. Leave continuation lines blank when NOT in use. L Inductor SPICE O(LTRA): O(LTRA) SPICE K: Enter the names of the coupled inductances and their coupling factor. Coupling factor ( 0 < K <= 1) K coupling XSPICE coupled inductor block: two line XSPICE specification. Icouple SPICE D: Multiple line ngspice or Xyce D model specifications allowed using "+" continuation lines. Leave continuation lines blank when NOT in use. D Diode D Diode 3 pin SPICE C: Multiple line ngspice or Xyce C specifications allowed using "+" continuation lines. Leave continuation lines blank when NOT in use. C Capacitor C Capacitor 3 pin Q(NPN) 4 pin Q(PNP) 4 pin Q(NPN) 5 pin Q(PNP) 5 pin The schematic name and dataset/display file name is not matching! This may happen if schematic was copied using the file manager instead of using File->SaveAs. Correct dataset and display names automatically? Schematic file: Dataset file: Display file: Open document Not Specified Qucsator Ngspice SpiceOpus Xyce Save netlist Lossy inductor Inductance Quality factor Frequency at which Q is measured Q frequency profile Inductor with Q Lossy capacitor Capacitance Capacitor with Q The load has not resistive part. It cannot be matched using the quarter wavelength method Reactive loads cannot be matched. Only the real part will be matched Chebyshev weighting for N>7 is not available The load is reactive. It cannot be matched using the quarter wavelength method Exponential Tapered line Characteristic impedance at port 1 Characteristic impedance at port 2 Line length Taper weighting Maximum ripple (Klopfenstein taper only) Tapered line Circular Waveguide Printed loop inductor Radius Circular loop Mechanical length of the line Relative permittivity of dielectric Relative permeability of conductor Loss tangent Specific resistance of conductor Simulation temperature in degree Celsius Material parameter for temperature model Port name Input port name: Planar spiral inductor Spiral type Width of line Inner diameter Spacing between turns Number of turns Spiral inductor .CSPARAM section .CSPARAM .CSPARAM Section QucsActiveFilter &File &Файл E&xit В&ихід &View &Вид &Console Enables/disables the filter calculation console Console Enables/disables the filter calculation console &Help &Довідка Help... Довідка... &About QucsActiveFilter... About Qt... Про програму Qt... Passband attenuation, Ap (dB) Stopband attenuation, As (dB) Cutoff frequency, Fc (Hz) Stopband frequency, Fs (Hz) Passband ripple Rp(dB) Passband gain, Kv (dB) Filter order Approximation type: Butterworth Chebyshev Inverse Chebyshev Cauer (Elliptic) Bessel Legendre User defined Manually define transfer function Calculate and copy to clipboard Low Pass General filter amplitude-frequency response Unable to implement filter with such parameters and topology Change parameters and/or topology and try again! Filter calculation was successful Filter calculation terminated with error! Filter calculation terminated with error Lower cutoff frequency, Fl (Hz) Copyright (C) 2014, 2015 by Copyright (С) 2005, 2006 {2014, 2015 ?} Filter topology Filter type: Тип фільтра: High Pass Band Pass Band Stop Multifeedback (MFB) Sallen-Key (S-K) Cauer section Filter parameters Transfer function and Topology Filter topology preview Filter calculation console Ready. Готово. Upper cutoff frequency of band-pass/band-stop filter is less than lower. Unable to implement such filter. Change parameters and try again. Unable to use Cauer section for Chebyshev or Butterworth frequency response. Try to use another topology. Unable to use MFB filter for Cauer or Inverse Chebyshev frequency response. Try to use another topology. Function will be implemented in future version Upper cutoff frequency, Fu (Hz) Transient bandwidth, TW (Hz) Error! Active filter design About... Про... Active Filter synthesis program About Qt Про програму Qt QucsApp Schematic Схема Data Display Вікно перегляду даних Qucs Documents Документи Qucs VHDL Sources Вихідні тексти VHDL Verilog Sources Вихідний код Verilog Verilog-A Sources Octave Scripts Spice Files Any File Будь-який файл The schematic search path has been refreshed. Verilog Verilog VHDL VHDL Open file Document opened in read-only mode! Simulation will not work. Please copy the document to the directory where you have write permission! Open example… Select example schematic Open example canceled Simulate schematic DC bias simulation mode is not supported for digital schematic! Schematics Схеми New Створити Symbol only QucsatorRF found at: You can specify another location later using Simulation->Simulators Setings NOTE: Only QucsatorRF found. This simulator is not recommended for general purpose schematics. Please install Ngspice. Qucs No simulators found automatically. Please specify simulators in the next dialog window. Main Dock Open Відкрити Delete Видалити Projects Проекти content of project directory вміст папки проекту Content Зміст content of current project вміст поточного проекту Search Components Clear Components Компоненти components and diagrams компоненти і діаграми Libraries system and user component libraries Octave Dock Error Помилка Cannot open "%1". Неможливо відкрити файл "%1". Library is corrupt. Бібліотечний файл пошкоджений. Info Інформація Default icon not found: %1.png -port -виводи Copying Qucs document The document contains unsaved changes! У документі є незбережені зміни! Do you want to save the changes before copying? &Save &Зберегти Copy file Enter new name: Введіть ім'я: error Cannot rename an open file! Неможливо перейменувати відкритий файл! Rename file Переіменувати файл Cannot delete an open file! Неможливо видалити відкритий файл! Warning Попередження This will delete the file permanently! Continue ? Це безповоротно видалить файл! Продовжити ? No Ні Yes Так unknown Verilog source Verilog-A source VHDL source data file data display schematic symbol VHDL configuration configuration Cannot create work directory ! Неможливо створити робочу теку ! Cannot create project directory ! Неможливо створити теку проекту ! Cannot access project directory: Неможливо одержати доступ до папки проекту: - Project: - Проект: Choose Project Directory for Opening Виберіть для відкривання теку проекту No project is selected ! Проект не обраний ! Cannot delete file: %1 Search results Search Lib Components Set simulator Ngspice found at: Show model verilog-a user devices Cannot copy file to identical name: %1 Cannot copy schematic: %1 Enter new filename: Cannot rename file: %1 Cannot access project directory: %1 Project directory name does not end in '_prj'(%1) Project: Project directory name does not end in '_prj' (%1) Cannot delete an open project ! Неможливо видалити відкритий проект ! This will destroy all the project files permanently ! Continue ? Це безповоротно видалить всі файли проекту ! Продовжити ? &Yes &Так &No &Ні Cannot remove project directory! Choose Project Directory for Deleting Виберіть теку проекту для видалення No project is selected! Creating new schematic... Створення нової схеми... Ready. Готово. Creating new text editor... Створення нового текстового редактора... Opening file... Відкриття файлу... Enter a Schematic Name Введіть ім'я схеми Opening aborted Відкриття перервано Saving file... Збереження файла... Saving aborted Збереження перервано Qucs Netlist SPICE Netlist Plain Text Subcircuit symbol Enter a Document Name Введіть ім'я документа The file ' Файл ' ' already exists! ' вже існує! Saving will overwrite the old one! Continue? Збереження призведе до перезапису колишнього фала! Продовжити? Cancel Скасувати Cannot overwrite an open document Неможливо перезаписати відкритий документ Saving file under new filename... Збереження файла під новим ім'ям... Saving all files... Збереження всіх файлів... Closing file... Закриття файлу... Closing Qucs document Закриття документа Qucs Do you want to save the changes before closing? Хочете зберегти зміни перед закриттям? &Discard &Закрити без збереження untitled без назви Printing... Друк... Exiting application... Вихід із програми... No simulations found. Tuning not possible. Please add at least one simulation. Tuning not possible for digital simulation. Only analog simulation supported. Tuning has no effect without diagrams. Add at least one diagram on schematic. Symbol editing supported only for schematics and Verilog-A documents! Attaching symbols to Verilog-A sources is deprecated and not recommended for new designs. Use SPICE generic device instead. See the documentation for more details. Schematic not saved! Simulation of unsaved schematic not possible. Save schematic first! Simulation of text document is not possible! This action is supported only for SPICE simulators! Save CDL netlist failed! Save Verilog-A module Build Verilog-A module This schematic is not a subcircuit! Use subcircuit to crete Verilog-A module! Quit... Закінчити... Do you really want to quit? Справді хочете вийти з програми? The document was modified by another program ! Документ змінено іншою програмою! Do you want to reload or keep this version ? Хочете перезавантажити або залишити цію версію? Reload Перезавантажити Keep it Залишити Cannot create Неможливо створити No page set ! Не налаштована сторінка ! Cannot start "%1"! Неможливо запустити програму "%1"! Could not load S[1,1]. Неможливо завантажити S[1,1]. Could not load S[1,2]. Неможливо завантажити S[1,2]. Could not load S[2,1]. Неможливо завантажити S[2,1]. Could not load S[2,2]. Неможливо завантажити S[2,2]. Wrong dependency! Неправильна залежність! Cutting selection... Вирізання виділеної області... Copying selection to clipboard... Копіювання обраної області у буфер обміну... At least two elements must be selected ! Потрібно вибрати щонайменше два елемента! Opening aborted, file not found. Cannot start text editor! %1 Show netlist Not a schematic tab! Executable %1 not found! (%2) Cannot start %1 program! (%2) Layouting of display pages is not supported! Cannot write netlist! Digital schematic not supported! Layouting of text documents is not supported! Cannot start Qucs-RFLayout: %1 No project open! Немає відкритих проектів! Select files to copy Вибір файлів для копіювання No files copied. Файли не скопійовані. Cannot open "%1" ! Неможливо відкрити файл "%1" ! Overwrite Замінити File "%1" already exists. Overwrite ? Файл "%1" вже є. Замінити ? Cannot create "%1" ! Неможливо створити файл "%1" ! Cannot read "%1" ! Неможливо прочитати файл "%1"! Cannot write "%1" ! Неможливо записати файл "%1" ! Please open project with subcircuits! Відкрийте проект з підсхемами! Please open project first! Спочатку відкрийте проект! Please select a diagram graph! Виберіть графік діаграми! Enter an Output File Name Введіть ім'я вивідного файла CSV file файл CSV Output file already exists! Вихідний файл вже є! Overwrite it? Замінити його? Symbol files not found in: %1 Is the project open? Have you saved the Verilog-A symbols? admsXml Compiler admsXml Dock OpenVAF OpenVAF Dock &New &Створити Creates a new document Створити новий документ New Creates a new schematic or data display document Створити Створює нову схему чи документ для перегляду даних New &Text Новий &текст Ctrl+Shift+V Creates a new text document Створити новий текстовий документ New Text Creates a new text document Новий текст Створити новий текстовий документ &Open... &Відкрити... Opens an existing document Відкриває існуючий документ Open File Opens an existing document Відкрити файл Відкриває існуючий документ Saves the current document Зберігає поточний документ Save File Saves the current document Зберегти файл Зберігає поточний документ Save as... Зберегти як... Saves the current document under a new filename Зберігає поточний документ під іншим ім'ям Save As Saves the current document under a new filename Зберегти як Зберігає поточний документ під іншим ім'ям Save &All Зберегти &все Ctrl+Shift+S Saves all open documents Зберігає всі відкриті документи Save All Files Saves all open documents Зберегти всі файли Зберігає всі відкриті документи &Close &Закрити Closes the current document Закриває поточний документ Close File Closes the current document Закрити файл Закриває поточний документ Clear Recent &Examples &Edit Circuit Symbol &Змінити позначення схеми Edits the symbol for this schematic Правка позначення для цієї схеми Edit Circuit Symbol Edits the symbol for this schematic Змінити позначення схеми Правка позначення для цієї схеми &Document Settings... Налаштування &документа... Ctrl+. Document Settings Налаштування документа Settings Sets properties of the file Налаштування Встановлює властивості файла &Print... &Надрукувати... Prints the current document Друкує поточний документ Print File Prints the current document Надрукувати файл Друкує поточний документ Print Fit to Page... Друк за величиною сторінки... Ctrl+Shift+P Print Fit to Page Друк за величиною сторінки Print Fit to Page Print and fit content to the page size Друк за величиною сторінки Надрукувати й узгодити вміст з розміром сторінки E&xit &Вийти Quits the application Закінчує роботу програми Exit Quits the application Вийти Закінчує роботу програми Application Settings... Налаштування програми... Ctrl+, Application Settings Налаштування програми Qucs Settings Sets properties of the application Налаштування Qucs Настроює параметри програми Refresh Search Path... Refresh Search Path Refresh Path Rechecks the list of paths for subcircuit files. Align top По верху Ctrl+T Align top selected elements Вирівняти виділені елементи по верху Align top Align selected elements to their upper edge По верху Вирівнює виділені елементи по їхньому верхньому краю Align bottom По низу Align bottom selected elements Вирівняти виділені елементи по низу Align bottom Align selected elements to their lower edge По низу Вирівнює виділені елементи по їхньому нижньому краю Align left По лівому краю Align left selected elements Вирівняти виділені елементи по лівому краю Align left Align selected elements to their left edge По лівому краю Вирівнює виділені елементи по їхньому лівому краю Align right По правому краю Align right selected elements Вирівняти виділені елементи по правому краю Align right Align selected elements to their right edge По правому краю Вирівнює виділені елементи по їхньому правому краю Distribute horizontally Розподілити по горизонталі Distribute equally horizontally Рівномірно розподілити по горизонталі Distribute horizontally Distribute horizontally selected elements Розподілити по горизонталі Розподіляє виділені елементи рівномірно по горизонталі Distribute vertically Розподілити по вертикалі Distribute equally vertically Рівномірно розподілити по вертикалі Distribute vertically Distribute vertically selected elements Розподілити по вертикалі Розподіляє виділені елементи по вертикалі Center horizontally Центрувати по горизонталі Center horizontally selected elements Центрувати по горизонталі виділені елементи Center horizontally Center horizontally selected elements Центрувати по горизонталі Центрувати виділені елементи по горизонталі Center vertically Центрувати по вертикалі Center vertically selected elements Центрувати по вертикалі виділені елементи Center vertically Center vertically selected elements Центрувати по вертикалі Центрувати виділені елементи по вертикалі Set on Grid Вирівнювати по сітці Ctrl+U Sets selected elements on grid Прив'язує виділені елементи до сітки Set on Grid Sets selected elements on grid Прив'язати до сітки Прив'язує виділені елементи до сітці Move Component Text Перемістити текст компоненту Ctrl+K Moves the property text of components Переміщує текст зі властивостями компонента Move Component Text Moves the property text of components Перемістити текст компоненту Переміщує текст з властивостями компонента Replace... Замінити... Replace component properties or VHDL code Змінити властивості компонента чи текст програми на VHDL Replace Change component properties or text in VHDL code Замінити Змінити властивості компонента чи текст програми на код VHDL Cu&t &Вирізати Ctrl+X Cuts out the selection and puts it into the clipboard Вирізає виділене й поміщає його у буфер обміну Cut Cuts out the selection and puts it into the clipboard Вирізати Вирізає виділене й поміщає його у буфер обміну &Copy &Копіювати Copies the selection into the clipboard Копіює виділене в буфер обміну Copy Copies the selection into the clipboard Копіювати Копіює виділене в буфер обміну &Paste &Вставити Pastes the clipboard contents to the cursor position Вставляє вміст буфера обміну в позицію курсору Paste Pastes the clipboard contents to the cursor position Вставити Вставляє вміст буфера обміну в позицію курсору &Delete &Видалити Deletes the selected components Видаляє виділені компоненти Delete Deletes the selected components Видалити Видаляє виділені компоненти Find... Знайти... Find a piece of text Знайти текст Find Searches for a piece of text Пошук Пошук тексту Export as image... Exports the current document to an image file Export as image Exports the current document to an image file &Undo &Скасувати Undoes the last command Скасовує останню команду Undo Makes the last action undone Відмінити Відміняє останню дію &Redo &Повторити Redoes the last command Повторює останню команду Redo Repeats the last action once more Повторити Повторює останнє дію ще раз &New Project... &Новий проект... Ctrl+Shift+N Creates a new project Створити новий документ проект New Project Creates a new project Новий проект Створює новий проект &Open Project... &Відкрити проект... Ctrl+Shift+O Opens an existing project Відкриває існуючий проект Open Project Opens an existing project Відкрити проект Відкриває існуючий проект &Delete Project... &Видалити проект... Ctrl+Shift+D Deletes an existing project Видаляє існуючий проект Delete Project Deletes an existing project Видалити проект Видаляє існуючий проект &Close Project &Закрити проект Ctrl+Shift+W Closes the current project Закриває поточний проект Close Project Closes the current project Закрити проект Закриває поточний проект &Add Files to Project... &Додати файли до проекту... Ctrl+Shift+A Copies files to project directory Копіює файли в теку проекту Add Files to Project Copies files to project directory Додати файли до проекту Копіює файли в теку проекту Create &Library... Створити &бібліотеку... Ctrl+Shift+L Create Library from Subcircuits Створити бібліотеку з підсхем Create Library Create Library from Subcircuits Створити бібліотеку Створити бібліотеку з підсхем S-parameter Viewer Starts S-parameter viewer S-parameter Viewer Starts S-parameter viewer Tune Tuner Allows to live tune variables and show the result in the dataview Save CDL netlist Show Grid (current document) Alt+G Show or hide the grid for the current document. Show / Hide Grid Show or hide the grid for the current document. &About Qucs-S &About Qt &Про програму Qt Create &Package... Створити &пакет... Create compressed Package from Projects Створити стиснений покет з проектів Create Package Create compressed Package from complete Projects Створити пакет Створити стиснений архів з завершених проектів E&xtract Package... &Розпакувати пакет... Install Content of a Package Встановити вміст пакета Extract Package Install Content of a Package Розпакувати архів Встановити вміст архіву Convert data file Import/Export Data Convert data file to various file formats Export to &CSV... Експортувати в &CSV... New symbol Creates a new symbol New Creates a new schematic symbol document Starts file chooser dialog to open one of example schematics Examples Start file chooser dialog and open one of example schematics Ctrl+Shift+C Convert graph data to CSV file Перетворити дані графіка в файл CSV Export to CSV Convert graph data to CSV file Експортувати в CSV Перетворити дані графіка в файл CSV Build Verilog-A module... Run admsXml and C++ compiler Build Verilog-A module Runs amdsXml and C++ compiler Load Verilog-A module... Select Verilog-A symbols to be loaded Load Verilog-A module Let the user select and load symbols View All Показати все Show the whole page Показати всю сторінку View All Shows the whole page content Показати все Перегляд вмісту всієї сторінки Zoom to selection Z Zoom to selected components Zoom to selection Zoom to selected components View 1:1 Масштаб 1:1 Views without magnification Перегляд без збільшення View 1:1 Shows the page content without magnification Масштаб 1:1 Показує вміст сторінки без збільшення Zoom in Збільшити масштаб Zooms into the current view Збільшує поточне зображення Zoom in Zooms the current view Збільшити масштаб Збільшує поточне зображення Zoom out Зменшити масштаб Zooms out the current view Зменшує поточне зображення Zoom out Zooms out the current view Зменшити масштаб Зменшує поточне зображення Select Виділити Activate select mode Активувати режим виділення Select Activates select mode Виділити Активує режим виділення Select All Виділити все Ctrl+A Selects all elements Видаляє все елементи Select All Selects all elements of the document Виділити все Виділяє всі елементи документу Select Markers Вибрати маркери Ctrl+Shift+M Selects all markers Обирає всі маркери Select Markers Selects all diagram markers of the document Вибрати маркери Обирає всі діаграмні маркери документа Rotate Повернути Ctrl+R Rotates the selected component by 90� Повертає виділений компонент на 90° {90�?} Rotate Rotates the selected component by 90� counter-clockwise Повернути Повертає виділений компонент на 90° проти годинникової стрілки {90�?} Ctrl+W Power combining Ctrl+7 Starts QucsPowerCombining Power combining Starts power combining calculation program Data files converter Ctrl+8 RF Layout Ctrl+9 Starts Qucs-RFLayout View Data Display/Schematic Changes to data display or schematic page Set Diagram Limits Pick the diagram limits using the mouse. Right click for default. Set Diagram Limits Pick the diagram limits using the mouse. Right click for default. Reset Diagram Limits Ctrl+Shift+E Resets the limits for all axis to auto. Reset Diagram Limits Resets the limits for all axis to auto. Simulators Settings... Rotates the selected component by 90° Повертає виділений компонент на 90° Rotate Rotates the selected component by 90° counter-clockwise Повернути Повертає виділений компонент на 90° проти годинникової стрілки Mirror about X Axis Віддзеркалити щодо осі X Ctrl+J Mirrors the selected item about X Axis Віддзеркалює виділений об'єкт щодо осі X Mirror about X Axis Mirrors the selected item about X Axis Віддзеркалити щодо осі X Віддзеркалює виділений об'єкт щодо осі X Mirror about Y Axis Віддзеркалити щодо осі Y Ctrl+M Mirrors the selected item about Y Axis Віддзеркалює виділений об'єкт щодо осі Y Mirror about Y Axis Mirrors the selected item about Y Axis Віддзеркалити щодо осі Y Віддзеркалює виділений об'єкт щодо осі Y Go into Subcircuit Ввійти у підсхему Ctrl+I Goes inside the selected subcircuit Переходить всередину виділеної підсхеми Go into Subcircuit Goes inside the selected subcircuit Ввійти у підсхему Переходить всередину виділеної підсхеми Pop out Вийти Ctrl+H Pop outside subcircuit Вийти зі підсхеми Pop out Goes up one hierarchy level, i.e. leaves subcircuit Вийти Перехід на один рівень ієрархії вгору, тобто залишає підсхему Deactivate/Activate Деактивувати/Активувати Ctrl+D Deactivate/Activate selected components Виключити/Включити виділені компоненти Deactivate/Activate Deactivate/Activate the selected components Виключити/Включити Виключити/Включити виділені компоненти Insert Equation Вставити рівняння Ctrl+< Inserts an equation Вставляє рівняння Insert Equation Inserts a user defined equation Вставити рівняння Вставляє вказане користувачем рівняння Insert Ground Вставити заземлення Ctrl+G Inserts a ground symbol Вставляє позначення заземлення Insert Ground Inserts a ground symbol Вставити заземлення Вставляє позначення заземлення Insert Port Вставити вивід Inserts a port symbol Вставляє позначення виводу Insert Port Inserts a port symbol Вставити вивід Вставляє позначення виводу Wire Провідник Inserts a wire Вставляє провідник Wire Inserts a wire Провідник Вставляє зєднувальний провідник Wire Label Мітка провідника Ctrl+L Inserts a wire or pin label Вставляє мітку провідника чи виводу Wire Label Inserts a wire or pin label Мітка провідника Вставляє мітку провідника чи виводу VHDL entity Об'єкт VHDL Ctrl+Space Inserts skeleton of VHDL entity Вставляє каркас об'єкта VHDL VHDL entity Inserts the skeleton of a VHDL entity Об'єкт VHDL Вставляє каркас об'єкту VHDL Text Editor Текстовий редактор Ctrl+1 Starts the Qucs text editor Запускає текстовий редактор Qucs Text editor Starts the Qucs text editor Текстовий редактор Запускає текстовий редактор Qucs Filter synthesis Синтез фільтрів Ctrl+2 Starts QucsFilter Запускає програму QucsFilter Filter synthesis Starts QucsFilter Синтез фільтрів Запускає програму QucsFilter Active filter synthesis Ctrl+3 Starts QucsActiveFilter Active filter synthesis Starts QucsActiveFilter Line calculation Розрахунок лінії Ctrl+4 Starts QucsTrans Запускає програму QucsTrans Line calculation Starts transmission line calculator Розрахунок лінії Запускає програму розрахунку лінії передачі Component Library Бібліотека компонентів Starts QucsLib Запускає QucsLib Component Library Starts component library program Бібліотека компонентів Запускає програму управління бібліотекою компонентів Matching Circuit Узгоджене електричне коло Ctrl+5 Creates Matching Circuit Створює узгоджену мережу Matching Circuit Dialog for Creating Matching Circuit Узгоджене електричне коло Діалог створення узгодженого електричного кола Attenuator synthesis Синтез аттен'юатора Ctrl+6 Starts QucsAttenuator Запускає QucsAttenuator Attenuator synthesis Starts attenuator calculation program Моделювати Моделює поточну схему Simulate Моделювати Simulates the current schematic Моделює поточну схему Simulate Simulates the current schematic Моделювати Моделює поточну схему View Data Display/Schematic Перегляд даних/схеми Changes to data display or schematic page Перехід між переглядом даних чи схемою View Data Display/Schematic Перегляд даних/схеми Calculate DC bias Розрахунок робочої точки за постійним струмом Calculates DC bias and shows it Розраховує робочу точку за постійним струмом і показує її Calculate DC bias Calculates DC bias and shows it Розрахунок робочої точки за постійним струмом Розраховує робочу точку за постійним струмом і показує її Save netlist Set Marker on Graph Встановити маркер з діаграми Sets a marker on a diagram's graph Встановлює маркер на графіці діаграми Set Marker Sets a marker on a diagram's graph Встановити маркер Встановлює маркер на графіці діаграми Show Last Messages Показати останні повідомлення Shows last simulation messages Показує повідомлення останнього моделювання Show Last Messages Shows the messages of the last simulation Показати останні повідомлення Показує повідомлення останнього моделювання Show Last Netlist Показати останню схему Shows last simulation netlist Показує останню змодельовану схему Show Last Netlist Shows the netlist of the last simulation Показати останню схему Показує останню змодельовану схему Build Verilog-A module from subcircuit Tool&bar Панель &інструментів Enables/disables the toolbar включає/виключає панель інструментів Toolbar Enables/disables the toolbar Панель інструментів включає/виключає панель інструментів &Statusbar &Рядок стану Enables/disables the statusbar включає/виключає рядок стану Statusbar Enables/disables the statusbar Рядок стану включає/виключає рядок стану &Dock Window &Закріпити вікно Enables/disables the browse dock window включає/виключає закріплене вікно перегляду Browse Window Enables/disables the browse dock window Вікно перегляду включає/виключає закріплене вікно перегляду &Octave Window Shows/hides the Octave dock window Octave Window Shows/hides the Octave dock window Help Index... Зміст довідки... Index of Qucs Help Зміст довідки Qucs Help Index Index of intern Qucs help Зміст довідки Зміст вбудованої довідки Qucs Getting Started... Швидкий старт... Getting Started with Qucs Швидкий старт в Qucs Getting Started Short introduction into Qucs Швидкий старт Короткий вступ до Qucs &About Qucs... &Про програму Qucs... About the application Про програму About About the application Про Про програму About Qt... Про програму Qt... About Qt Про програму Qt About Qt About Qt by Trolltech Про Qt Про програму Qt від Trolltech &File &Файл Open Recent &Edit &Правка P&ositioning &Розташування &Insert &Вставка &Project &Проект &Tools &Інструменти Compact modelling &Simulation &Моделювання &View &Вид &Help &Довідка &Technical Papers Open Open Technical &Reports T&utorials File Edit Редагувати View Work no warnings немає попереджень Warnings in last simulation! Press F5 Попередження у тому моделюванні! Натисніть F5 QucsAttenuator &File &Файл &Quit &Вихід &Help &Довідка &About About Qt... Про програму Qt... Topology Топологія Input Вхід Attenuation: Розрідження: Pin: Freq: Put into Clipboard R4: Copyright (C) 2024 by 1 1 dB дБ Zin: Zin: 50 50 Ohm Ом Zout: Zout: Calculate and put into Clipboard Розрахувати і скопіювати в буфер обміну Output Вихід R1: R1: -- -- R2: R2: R3: R3: Result: Результат: Qucs Attenuator Help QucsAttenuator is an attenuator synthesis program. To create a attenuator, simply enter all the input parameters and press the calculation button. Immediately, the schematic of the attenuator is calculated and put into the clipboard. Now go to Qucs, open an schematic and press CTRL-V (paste from clipboard). The attenuator schematic can now be inserted. Have lots of fun! About Qt Про програму Qt About... Про... Attenuator synthesis program Програма синтезу розрідження Copyright (C) 2006 by Copyright (С) 2006 Success! Успішно! Error: Set Attenuation less than %1 dB QucsEdit File: Файл: Line: %1 - Column: %2 Рядок: %1 - Колонка: %2 About Про Quit Вихід About... Про... Very simple text editor for Qucs Простий текстовий редактор для Qucs Copyright (C) 2004, 2005 by Michael Margraf Copyright (С) 2004, 2005 Michael Margraf Enter a Filename Введіть ім'я файлу Enter a Document Name Введіть ім'я документа Error Помилка Cannot write file: Неможливо записати файл: Cannot read file: Неможливо прочитати файл: Closing document Закриття документа The text contains unsaved changes! У тексті є незбережені зміни! Do you want to save the changes? Хочете зберегти зміни? &Save Збе&регти &Discard &Закрити без збереження &Cancel &Скасувати QucsFilter &File &Файл E&xit В&ихід &Help &Довідка Help... Довідка... &About QucsFilter... &Про програму QucsFilter... About Qt... Про програму Qt... Filter Realization: Filter type: Тип фільтра: Filter class: Клас фільтра: Low pass Низькочастотний High pass Високочастотний Band pass Смуговий Band stop Режекторний Order: Порядок: Corner frequency: Частота зрізу: Stop frequency: Кінцева частота: Stop band frequency: Частота режекторного фільтра: Pass band ripple: Нерівномірність в смузі пропускання: Stop band attenuation: Придушення режекторного фільтра: Impedance: Повний опір: Microstrip Substrate Relative permittivity: Substrate height: metal thickness: minimum width: maximum width: Calculate and put into Clipboard Розрахувати і скопіювати в буфер обміну About... Про... Filter synthesis program Програма синтезу фільтрів Copyright (C) 2005, 2006 by Copyright (С) 2005, 2006 About Qt Про програму Qt Result: Результат: Error Помилка Stop frequency must be greater than start frequency. Кінцева частота повинна перевищувати початкову. Filter order must not be less than two. Порядок фільтра не може бути менше двох. Bessel filter order must not be greater than 19. Порядок фільтра Бесселя може бути максимум 19. Successful Успішно Result: -- Результат: -- Start frequency: Початкова частота: Pass band frequency: Частота смугового фільтра: Pass band attenuation: Послаблення смугового фільтра: QucsHelp Qucs Help System Довідкова система Qucs &Quit &Вихід &Back &Назад &Forward &Вперед &Home На &початок &Previous &Попередній &Next &Наступний &Table of Contents &Таблиця змісту Enables/disables the table of contents включає/виключає зміст Table of Contents Enables/disables the table of contents Зміст включає/виключає зміст &About Qt &Про програму Qt &File &Файл &View &Вид &Help &Довідка Contents Зміст Home На початок QucsLib &File &Файл Manage User &Libraries... Управління &бібліотеками користувача... &Quit &Вихід &Help &Довідка About Про Component Selection Виділення компоненти Component Компонент Copy to clipboard Скопіювати в буфер обміну Show Model Показати модель About... Про... Library Manager for Qucs Програма управління бібліотеками для Qucs Copyright (C) 2005 by Michael Margraf Copyright (С) 2005 Michael Margraf QucsLib Help Довідка по QucsLib QucsLib is a program to manage Qucs component libraries. On the left side of the application window the available libraries can be browsed to find the wanted component. By clicking on the component name its description can be seen on the right side. The selected component is transported to the Qucs application by clicking on the button "Copy to Clipboard". Being back in the schematic window the component can be inserted by pressing CTRL-V (paste from clipboard). QucsLib - це програма для управління бібліотеками компонентів Qucs. У лівій стороні вікна програми можна переглядати наявні бібліотеки, знаходячи потрібний компонент. Натисканням лівої клавіші миші на імені компонента можна одержати його опис у правому боці вікна. Виділений компонент можна перенести у програму Qucs натисканням кнопки "Скопіювати в буфер обміну". Якщо повернутися у вікно редагування схеми, цей компонент можливо вставлено натисканням CTRL-V (вставка з буферу обміну). A more comfortable way: The component can also be placed onto the schematic by using Drag n'Drop. Більше зручний спосіб: Компонент також може бути вставлено в схему з допомогою перетягування. Model Модель Error Помилка Cannot open "%1". Неможливо відкрити файл "%1". Library is corrupt. Бібліотечний файл пошкоджений. QucsPowerCombiningTool Ready! Use CTRL+V to paste the schematic Error! The network could not be generated Bagley Tree combiner QucsSettingsDialog Edit Qucs Properties Редагувати налаштування Qucs Font (set after reload): Шрифт (набере чинності після перезавантаження): Large font size: Document Background Color: Колір фону документа: Language (set after reload): Мова (набере чинності після перезавантаження): system language системна мова English Англійський German Німецький French Французький Spanish Іспанський Italian Італійський Polish Польський Romanian Румунський Japanese Японський Swedish Шведський Hungarian Угорський Hebrew Єврит Portuguese-BR Portuguese-PT Turkish Турецький Ukrainian Український Russian Російський Czech Чеський Catalan Каталанский Arabic Chinese Schematic font (set after reload): Application font (set after reload): Kazakh Maximum undo operations: Text editor: Set to qucs, qucsedit or the path to your favorite text editor. Start wiring when clicking open node: Load documents from future versions: Try to load also documents created with newer versions of Qucs. Draw diagrams with anti-aliasing feature: Draw text with anti-aliasing feature: Use anti-aliasing for graphs for a smoother appearance. Text document font (set after reload): Use anti-aliasing for text for a smoother appearance. Show trace name prefix on diagrams: Show prefixes for trace names on diagrams like "ngspice/" Settings Налаштування Grid Color (set after reload): Default graph line thickness: App Style: Appearance Colors for Syntax Highlighting: Кольори для підсвічування синтаксису: Comment Коментар String Рядок Integer Number Ціле число Real Number Дійсне число Character Символ Data Type тип даних Attribute Атрибут Directive Task Source Code Editor Register filename extensions here in order to open files with an appropriate program. Зареєструйте тут розширення імен файлів, щоб вони відкривалися відповідною програмою. Suffix Розширення Program Програма Suffix: Розширення: Program: Програма: Set Застосувати Remove Видалити File Types Типи файлів Edit the standard paths and external applications Qucs Home: Browse Перегляд AdmsXml Path: ASCO Path: Octave Path: OpenVAF Path: RF Layout Path: Subcircuit Search Path List Add Path Add Path With SubFolders Remove Path Locations OK Гаразд Apply Застосувати Cancel Скасувати Default Values Значення за замовчуванням Error Помилка This suffix is already registered! Це розширення вже зареєстровано! Select the home directory Select the admsXml bin directory Select the ASCO bin directory Select the octave executable Select the OpenVAF executable Select the Qucs-RFLayout executable Select a directory QucsTranscalc &File &Файл &Load &Завантажити Ctrl+L &Save Збе&регти Ctrl+S &Options &Параметри Ctrl+O &Quit &Вихід &Execute &Виконати &Copy to Clipboard С&копіювати в буфер обміну &Analyze Аналі&з &Synthesize &Синтез &Help &Довідка About Про Transmission Line Type Тип лінії передачі Microstrip Line Мікросмугова лінія Coplanar Waveguide Grounded Coplanar Rectangular Waveguide Прямокутний хвилевід Coaxial Line Коаксіальна лінія Coupled Microstrip Пов'язана мікросмугова лінія Stripline Substrate Parameters Параметри підкладки Component Parameters Параметри компонента Physical Parameters Фізичні параметри Analyze Аналіз Derive Electrical Parameters Розрахунок електричних параметрів Synthesize Синтез Compute Physical Parameters Розрахунок фізичних параметрів Electrical Parameters Електричні параметри Calculated Results Результати підрахунків Ready. Готово. ErEff Ефективна Er Conductor Losses Втрати в провіднику Dielectric Losses Втрати в діалектрику Skin Depth Товщина скін-слоя TE-Modes Поперечно-електричні моди TM-Modes Поперечно-магнітні моди ErEff Even Ефективна Er для парного моду ErEff Odd Ефективна Er для непарної моди Conductor Losses Even Омічні втрати для парної моди Conductor Losses Odd Омічні втрати для непарної моди Dielectric Losses Even Діалектричні втрати для парної моди Dielectric Losses Odd Діалектричні втрати для непарної моди Relative Permittivity Відносна діалектрична проникність Relative Permeability Відносна проникність Height of Substrate Висота підкладки Height of Box Top Висота кришки Strip Thickness Товщина смужки Strip Conductivity Провідність смужки Dielectric Loss Tangent Тангенс кута діелектричних втрат Conductor Roughness Шорсткість провідника Frequency Частота Line Width Ширина лінії Line Length Довжина лінії Characteristic Impedance Характеристики повного опору Electrical Length Електрична довжина Gap Width Ширина зазору Conductivity of Metal Провідність металу Magnetic Loss Tangent Тангенс кута магнітних втрат Width of Waveguide Ширина хвилеводу Height of Waveguide Висота хвилеводу Waveguide Length Довжина хвилеводу Inner Diameter Внутрішній діаметр Outer Diameter Зовнішній діаметр Length Довжина Even-Mode Impedance Повний опір для парної моди Odd-Mode Impedance Повний опір для непарної моди Conductor thickness Substrate height Width Selected for Calculation Вибрано до розрахунку Check item for Calculation Перевірте дані перед розрахунком About... Про... Transmission Line Calculator for Qucs Обчислювач ліній передач для Qucs Copyright (C) 2001 by Gopal Narayanan Copyright (C) 2001Gopal Narayanan Copyright (C) 2002 by Claudio Girardi Copyright (C) 2002 Claudio Girardi Copyright (C) 2005 by Stefan Jahn Copyright (C) 2005 Stefan Jahn Copyright (C) 2008 by Michael Margraf Copyright (С) 2005 Michael Margraf {2008 ?} Values are consistent. Значення узгоджуються. Failed to converge! Values are inconsistent. Значення не узгоджуються. Loading file... Завантаження файлу... Enter a Filename Введіть ім'я файлу Transcalc File Файл Transcalc'а Error Помилка Cannot load file: Неможливо завантажити файл: Loading aborted. Завантаження перервано. Saving file... Збереження файла... Cannot save file: Неможливо зберегти файл: Saving aborted. Збереження перервано. Schematic copied into clipboard. Схема скопійована в буфер обміну. Transmission line type not available. Тип лінії передачі недоступний. Qucs_S_SPAR_Viewer &File &Файл &Quit &Вихід &Open session file &Save session as ... &Save session &Help &Довідка &About About Qt... Про програму Qt... Qucs-S S-parameter Help This is a simple viewer for S-parameter data. It can show several .snp files at a time in the same diagram. Trace markers can also be added so that the user can read the trace value at at an specific frequency. About Qt Про програму Qt About... Про... Copyright (C) 2024 by S-Parameter Files (*.s1p *.s2p *.s3p *.s4p);;All Files (*.*) Warning Попередження This file is already in the dataset. This trace is already shown The display contains no traces. Error Помилка Nothing to save: No data was loaded. Save session Qucs-S snp viewer session (*.spar); Open S-parameter Viewer Session SaveDialog Save the modified files Зберегти змінені файли Select files to be saved Вибір файлів для збереження Modified Files Змінені файли Abort Closing Перервати закриття Don't Save Не зберігати Save Selected Зберегти виділене Untitled Без назви Schematic Title Назва Drawn By: Намалював: Date: Дата: Revision: Версія: Edit Schematic Edits the schematic Edit Schematic Edits the schematic Edit Circuit Symbol Edits the symbol for this schematic Правка позначення для цієї схеми Edit Circuit Symbol Edits the symbol for this schematic Змінити позначення схеми Правка позначення для цієї схеми generic Error Помилка Program admsXml not found: %1 Set the admsXml location on the application settings. Status Netlist error S2Spice warning ERROR: Cannot create library file "%s". ПОМИЛКА: Неможливо створити файл бібліотеки "%s". SearchDialog Dialog Text to search for Знайти текст Text to replace with Замінити на Ask before replacing Запитувати перед заміною Case sensitive Враховувати регістр Whole words only Тільки цілі слова Search backwards Зворотний пошук Next Close Закрити Replace Text Замінити текст Search Text Знайти текст SettingsDialog Edit File Properties Редагувати властивості файла Data Set: Набір даних: Browse Перегляд Data Display: Перегляд даних: open data display after simulation відкрити перегляд даних після моделювання Octave Script: run script after simulation Simulation Моделювання show Grid показувати сітку horizontal Grid: горизонтальна сітка: vertical Grid: вертикальна сітка: Grid Сітка no Frame без рамки DIN A5 landscape A5 альбомний DIN A5 portrait A5 книжковий DIN A4 landscape A4 альбомний DIN A4 portrait A4 книжковий DIN A3 landscape A3 альбомний DIN A3 portrait A3 книжковий Letter landscape Letter portrait Frame Рамка OK Гаразд Apply Застосувати Cancel Скасувати SimMessage Qucs Simulation Messages Повідомлення моделювання Qucs Progress: Прогрес: Errors and Warnings: Помилки і зауваження: Goto display page Перейти на сторінку перегляду Abort simulation Перервати моделювання Starting new simulation on %1 at %2 Почати нове моделювання на %1 в %2 creating netlist... створення схеми... Error Помилка Cannot read netlist! ERROR: Simulator is still running! ERROR: Cannot write netlist file! ERROR: Cannot simulate a text file! ERROR: Cannot open SPICE file "%1". ПОМИЛКА: Неможливо відкрити SPICE-файл "%1". SIM ERROR: Cannot start QucsConv! done. ERROR: Cannot create VHDL directory "%1"! ERROR: Cannot create "%1"! ERROR: Cannot start Starting ERROR: Simulator crashed! Please report this error to qucs-bugs@lists.sourceforge.net Close window Закрити вікно Simulation ended on %1 at %2 Моделювання закінчилося на %1 в %2 Ready. Готово. Errors occurred during simulation on %1 at %2 Під час моделювання сталися помилки на %1 в %2 Aborted. Перервано. Output: ------- Результат: ---------- Errors and Warnings: -------------------- Simulation aborted by the user! SimSettingsDialog Ngspice executable location Xyce executable location SpiceOpus executable location Qucsator executable location Apply changes Cancel Скасувати Select ... Ngspice compatibility mode Ngspice CLI parameters Xyce CLI parameters SpiceOpus CLI parameters SPICE settings Qucsator settings Setup simulators executable location Select Ngspice executable location Select Xyce executable location Select SpiceOpus executable location Select Qucsator executable location SpiceDialog Edit SPICE Component Properties Редагувати властивості компонента SPICE Name: Ім'я: Browse Перегляд File: Файл: Set SPICE parameters string as a plain text. Example: V0=1.0 I0=2.0 Show SPICE parameters: show file name in schematic показати ім'я файла у схемі Edit Редагувати include SPICE simulations включити моделювання SPICE preprocessor прекомпілятор SPICE net nodes: мережеві вузли SPICE: Component ports: Вивиди компонента: Add >> Додати >> << Remove << Видалити OK Гаразд Apply Застосувати Cancel Скасувати Select a file Вибір файла SPICE netlist схема SPICE All Files Усі файли Info Інформація Preprocessing SPICE file "%1". Прекомпіляція SPICE файлу "%1". Error Помилка Cannot save preprocessed SPICE file "%1". Неможливо записати прекомпілений SPICE файл "%1". Cannot execute "%1". Неможливо виконати "%1". SPICE Preprocessor Error Помилка Препроцесора SPICE Converting SPICE file "%1". Конвертація SPICE файлу "%1". QucsConv Error Помилка QucsConv SpiceFile Converting SPICE file "%1". Конвертація SPICE файлу "%1". SpiceLibCompDialog Open Відкрити Automatic symbol Symbol from template Symbol from file Show OK Гаразд Apply Застосувати Cancel Скасувати No symbol files found at the following path: Check you installation! SPICE model Edit SPICE library device Failed open file: SPICE library parse error. No SUBCKT directive found in library SPICE library parse error Error Помилка Failed to open file: No symbol loaded Failed to load symbol file! Open SPICE library SPICE files (*.cir +.ckt *.sp *.lib) Open symbol file Schematic symbol (*.sym) Warning Попередження All pins must be assigned Set a valid symbol file name There were library file parse error! Cannot apply changes. SweepDialog Bias Points Робочі точки Close Закрити SymbolWidget Symbol: Позначення: ! Drag n'Drop me ! ! Перетягни мене ! Warning: Symbol '%1' missing in Qucs Library. Drag and Drop may still work. Please contact the developers. Error Помилка Cannot open "%1". Неможливо відкрити файл "%1". Library is corrupt. Бібліотечний файл пошкоджений. TextBoxDialog Component: Apply Застосувати Cancel Скасувати OK Гаразд Editor TextDoc Edit Text Symbol Edits the symbol for this text document Edit Text Symbol Edits the symbol for this text document VHDL entity Об'єкт VHDL Inserts skeleton of VHDL entity Вставляє каркас об'єкта VHDL VHDL entity Inserts the skeleton of a VHDL entity Об'єкт VHDL Вставляє каркас об'єкту VHDL Verilog module Inserts skeleton of Verilog module Verilog module Inserts the skeleton of a Verilog module Octave function Inserts skeleton of Octave function Octave function Inserts the skeleton of a Octave function Find... Знайти... Cannot find target: %1 Replace... Замінити... Replace occurrence ? TransferFuncDialog Define filter transfer function Numerator b[i]= Denominator a[i]= a[i] b[i] Accept Cancel Скасувати TunerDialog Tuner Close Закрити Update Values Reset Values Please select a component to tune Add component Adding components from different schematics is not supported! VASettingsDialog Document Settings Налаштування документа Code Creation Settings Browse Перегляд Output file: Recreate Icon description: Description: Опис: unspecified device NPN/PNP polarity NMOS/PMOS polarity analog only digital only both Ok Гаразд Cancel Скасувати PNG files Any file Enter an Icon File Name fillFromSpiceDialog Insert .MODEL text here OK Гаразд Cancel Скасувати Convert number notation Import SPICE model No .MODEL directive found Device type doesn't match the model type. Model found: Models expected: SPICE model parse error Subcircuit model (.SUBCKT) found Modelcard (.MODEL) expected Model LEVEL=%1 is not allowed for unified MOS device Use red SPICE device from Microelectronics group Allowed LEVELS are: 1,2,3,4,5,6,9 Error Помилка main display this help and exit convert Qucs schematic into netlist print Qucs schematic to file (eps needs inkscape) set print page size (default A4) set dpi value (default 96) set color mode (default RGB) set orientation (default portraid) use file as input schematic use file as output netlist create Ngspice netlist create CDL netlist Xyce netlist execute Ngspice/Xyce immediately create component icons under ./bitmaps_generated dump data for documentation: * file with of categories: categories.txt * one directory per category (e.g. ./lumped components/) - CSV file with component data ([comp#]_data.csv) - CSV file with component properties. ([comp#]_props.csv) list component entry formats for schematic and netlist write netlist to console tunerElement Max.: Min.: Val.: Step ERROR Entered step is not correct Value not correct